Estoy enviando algunas señales externas a través de un FPGA de Altera y el ruido se está acoplando a las señales de otra cosa en el FPGA. Tengo una idea de distanciar físicamente la ruta de la señal del resto del hardware y luego tener un terren...
Tengo una placa de desarrollo Max10 con un chip de 10m08. Hice un simple contador para parpadear los LED's. Mis contadores tienen restablecimientos asíncronos, y mi restablecimiento asíncrono tiene un circuito para mantenerlo bajo durante dos...
Me he dado cuenta de que el retardo de tiempo a través de una celda combinatoria en un LE puede depender significativamente (hasta .1 ns en mi placa DE-0 Nano Cyclone IV) de la entrada, de la A a la D, a la que se asigna la entrada. Para este fi...
He estado intentando crear un FSM usando las ecuaciones de excitación que desarrollé. No he tenido mucha suerte. El circuito no tiene salida.
NO QUIERO UTILIZAR 'TIPO' y tipos de estado personalizados. Esa es la manera más fácil de salir....
Realmente necesito la interfaz I2C de mi FPGA con algún dispositivo esclavo. Pensé que podría usar el códec de audio en mi FPGA como esclavo. He revisado algunos códigos de Internet para I2C. Pero no los consigo.
Para iniciar una secuencia de...
Estoy utilizando un devkit Altera de terasic, DE0-CV. También soy nuevo en el negocio de FPGA.
¿Cómo conectar el reloj a bordo al FPGA y usarlo con mi diseño?
Como el reloj es de 50 MHz, seguramente tendré que soltarlo solo de 1 a 10 Hz. E...
Estoy aprendiendo VHDL desde cero usando Altera CPLD. Ya tengo Quartis II 12.1 y un ejemplo de VHDL de 15 líneas (como Hello World for C learner).
Para evitar aprender un estilo de codificación incorrecto o profundizar demasiado pronto, ¿a qu...
Todavía soy un principiante y sigo recibiendo este error, ¿alguien puede ayudar a los pls?
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.ALL;
entity ClkDivider is
port ( clk_in : in STD_LOGIC;
reset : in STD_LOGI...
¿Puede alguien sugerir posibles razones por las que esto podría estar sucediendo? La compilación es exitosa. Hemos analizado el código. No se puede resolver ningún error lógico o de sintaxis (de lo contrario no se compilaría).
Estaré haciendo un análisis que requiere al menos estimaciones de potencia con precisión de ciclo. De lo que recojo, la herramienta PowerPlay solo calcula el consumo total de energía.
También he analizado Synplify, pero por lo que puedo decir...