Estimación de potencia precisa para el ciclo para dispositivos Altera

Usted ha indicado en sus comentarios que su objetivo es medir la efectividad de las contramedidas para los ataques de análisis de poder diferencial. Como han indicado otros, será difícil o imposible obtener el nivel de información que necesitaría para un cálculo detallado al 100% de los proveedores de FPGA, ya que tendrían que enviarle copias de sus conjuntos de máscaras. Incluso si tuvieras los datos, hacer una simulación detallada requeriría mucho tiempo de CPU, ya que ya no es solo un simulador digital.

Una forma más fácil sería crear una placa de desarrollo optimizada para el análisis de potencia diferencial. Dirija la alimentación al FPGA a través de una resistencia de detección de corriente con un amplificador justo al lado, y una conexión coaxial desde la placa a un alcance. Retire toda la capacitancia de suministro aguas abajo de la resistencia de detección que sea posible mientras el circuito sigue funcionando. Esto imita un ataque práctico y obtiene datos en segundos por medición, en lugar de horas de simulación.

Debe consultar este documento . Habla sobre hacer este tipo de estimación de potencia en un circuito VLSI personalizado para el cual tienen todos los detalles de su implementación a nivel de transistor.

A menos que tenga una relación muy cercana con el proveedor de FPGA (Altera), no creo que vaya a obtener el nivel de detalle en el circuito interno de un FPGA que necesita para hacer este tipo de estimación de potencia.

He estado diseñando aplicaciones FPGA durante varios años y nunca antes había visto la frase "al menos con precisión de ciclo" aplicada a la estimación de potencia de FPGA. Solo por curiosidad, ¿cuál sería el siguiente paso más allá del ciclo preciso?