Preguntas con etiqueta 'intel-fpga'

1
respuesta

Altera Quartus no está creando archivos de símbolos

Estoy buscando crear un bloque esquemático a partir de un archivo vhdl en el software Altera'a Quartus. He estado usando File- > Create / Update- > Create Symbol Files para el archivo actual El archivo se compila correctamente y reci...
1
respuesta

El sistema Nios II generado por Qsys se ve horrible (todos los pines están a un lado). ¿Podemos hacer que se vea mejor?

He intentado Quartus 16.0 y 14.1. Ambos generan un sistema Nios II que se ve muy mal, como se muestra en la siguiente figura. ¿Hayalgunamaneradequeseveamejorcomolaversiónanterior,comosemuestraacontinuación?     
2
respuestas

Circuito FPGA de LED simple

Soy nuevo en diseño digital, y recientemente compré una placa de desarrollo Bemicro MAX10 FPGA para ayudarme a mojarme los pies. Estoy tratando de aprender VHDL, y he descargado algunos archivos PDF para comenzar. El circuito que estoy tratando...
1
respuesta

Altera Quartus Design Assistant Advertencias críticas

Recibo varias advertencias críticas con respecto a lpm_ff y lpm_counter: A continuación hay algunos: Regla A102: la salida del registro no debe controlar su propia señal de control directamente oa través de la lógica combinacional - Estruc...
1
respuesta

visualización de siete segmentos hexadecimal verilog

Tengo un número de salida de 4 bits como salida. ¿Cómo se puede ver en la pantalla de siete segmentos como un número hexadecimal? Soy nuevo y menciono verilog. ejemplo de caso: wire [3:0] num; case (num) 4'b0000 : 1111110; 4'b0001 : 011...
2
respuestas

¿Cómo puedo configurar un retraso en Verilog usando un reloj?

Estoy tratando de escribir un bloque siempre que abra una válvula y luego la mantenga abierta durante unos segundos y luego la cierre si es necesario. La válvula se abre cuando la entrada es 1 y se cierra cuando es cero. ¿Cómo puedo hacer que el...
1
respuesta

¿La megafunción de la ROM de Altera tiene un retraso de inicio?

Estoy tratando de hacer una CPU de un solo ciclo muy simple en VHDL. El código de mi máquina se almacena en una ROM creada por Altera MegaWizard. La primera palabra que se almacena en esta ROM es 0x1111. Después de escribir un banco de pruebas p...
3
respuestas

Usando GPIO en Altera

Estoy tratando de probar la funcionalidad GPIO de Altera (DE1, Cyclone II) con este sencillo programa. Si GPIO_0 [0] recibe una señal alta (1), LEDG [0] se encenderá. Si recibe una señal baja (0), LEDG [0] se apagará. Para la señal de entr...
1
respuesta

Nodo asignado a IOBANK

Estoy trabajando con un Altera FPGA. En el Pin Planner, hay una opción en el cuadro combinado para que un nodo de entrada de 1 bit se conecte a un "IOBANK_n" (en la fila "Ubicación"). Esperaba que solo "PIN_nn" estuviera disponible. ¿Qué sign...
1
respuesta

¿Por qué crear errores al conectar los temporizadores en Quartus ii?

Uso el IDE de Nios 2 de Altera con el Altera DE2. Agrego un archivo Functions.c con código que necesita un temporizador, por ejemplo, int main () { int w[8192]; int a, b; int size = M; printf("Working Set\n\n"); printf("Info...