En el esquema DE1-SoC (de Terasic), encontré resistencias de la serie de 47 ohmios conectadas a los GPIO, que están usando 3.3V VCCIO.
La hoja de datos del ciclón V muestra que no se requiere terminación externa como se muestra en la imagen adju...
Quiero leer los datos de FT2232H utilizados en un modo FIFO síncrono de estilo FT245 ( enlace p.27) con placa DE0-Nano FPGA:
process(clk)
begin
if (rising_edge(clk)) then
next_state <= current_state;
case current_s...
Estoy usando ep3c5e144 para diseñar una placa PCB. Lamentablemente, en Eagle no puedo encontrar la biblioteca y el símbolo exactos para este dispositivo, pero solo es su pariente ep3c25e144.
Tengo algunas preguntas:
¿Qué tan diferente es...
Estoy trabajando en un proyecto VHDL en el que estoy tratando de hacer un controlador LCD.
He estado tratando de obtener el período de mis relojes escalados utilizando Signal Tap, sin embargo, la barra de tiempo no muestra la hora con precisi...
Esto solía funcionar antes de instalar Quartus v10 para garantizar la compatibilidad con versiones anteriores. Ahora no tengo hardware encontrado en Quartus tanto v13 como v10. El USB-Blaster solía aparecer, luego instalé Quartus v10 para admiti...
Comprendí que el comportamiento es correcto cuando hago un sumador simple:
Pero,¿porquéelencendidoseiluminasoloporqueenciendolaoperación+paramisistemade4bits? enlace
La spec que trato de seguir tiene todos los detalles pero puedo Realme...
Bueno, tengo un pequeño problema en mis manos, necesito clonar un Altera Max EPM7128ELC84, por suerte, el PLD viene en un paquete PLCC84 y tiene una interfaz JTAG.
Ahora mi pregunta: ¿qué enfoque debo tomar? esto se puede hacer?
Tengo:...
Tengo un sistema basado en el dispositivo MAX10 de Altera que realiza las siguientes tareas:
recibe los datos y los almacena en una memoria flash en chip solo una vez.
lee todos los datos del flash en chip, los almacena en un registro 2D y...
Hace muchos años, mi profesor nos enseñó a programar la placa de desarrollo Xilinx Spartan II. Nos enseñó a pensar en el elemento de hardware que queríamos invocar (compuerta lógica, sumador, registro de cambios, etc.) y luego verifica Xilinx XT...