Tengo un controlador DDR implementado en un FPGA usando Altera / Intel / Quartus, y estoy tratando de hacer que las restricciones sean correctas para el pin bidireccional DQS. Este pin es un pin estroboscópico de datos que el dispositivo DDR con...
Tengo un DE1-SoC con algunos datos que llegan a través de una tarjeta AD.
Después del procesamiento digital, quiero transmitir datos a una PC host para su registro.
Estoy tratando de descubrir la forma más fácil de hacer esto. Nunca he usad...
Tengo un bloque de memoria que se inicializa con diferentes valores. Por lo tanto, he creado diferentes entidades en las que el hardware real es el mismo: una memoria RAM de doble puerto, pero los archivos utilizados para inicializar la memoria...
Quiero mostrar imágenes en la pantalla y para hacer esto, utilicé este git y esto < a href="https://eewiki.net/pages/viewpage.action?pageId=15925278#VGAController(VHDL)-SignalTiming"> article como referencias. Las especificaciones de mi panta...
Estoy intentando generar un sistema que incluya HPS (Hard Processor System) del Cyclone V SoC en Quartus Prime Qsys. En la etapa "Generar HDL" obtuve los siguientes errores. No espero que se analicen todos los códigos de error, pero los puse aqu...
Tengo la junta de desarrollo de DE1 Soc. He estado siguiendo este video de youtube para comenzar a mostrar algunas cosas en la pantalla.
No puedo mostrar nada en la pantalla en este momento a menos que el negro de tono cuente.
Inicialmente,...
Las versiones anteriores de Xilinx ISE suite tenían la herramienta XPower que tenía la opción -tb para simular el uso de energía basado en el tiempo de un FPGA mediante un archivo de entrada .vcd como este:
xpwr design.ncd -v -s design...
Estoy intentando implementar la cadena de transporte con Cyclone IV FPGA. Usaré la cadena de acarreo como línea de retardo, de modo que aquí hay una explicación rápida de mi programa: cuando la señal de entrada "cin" pasa a nivel alto, la señal...
Pregunta:
¿Sería posible y factible para un principiante utilizar Verilog HDL y una placa Altera DE2 para leer la entrada del ADC HX711 de un sensor de peso (ver más abajo), y si es así:
¿Qué tipo de datos estoy leyendo?
¿Dónde / cómo...
Estoy trabajando en el modelado de un circuito implementado en un FPGA, y la pregunta fundamental que sigo encontrando es la siguiente: ¿qué es un elemento lógico? Necesito poder modelar la respuesta temporal de la salida cuando la entrada cam...