Preguntas con etiqueta 'intel-fpga'

2
respuestas

La comunicación serial FPGA simple no funciona

placa FPGA ( manual ) Cable USB a RS232 ( controlador ) informes de síntesis Creé un simple esquema que corta los pines TXD y RXD de acuerdo con el manual. Sin embargo, cuando uso RealTerm para enviar algunos datos, parece qu...
0
respuestas

Shematics del tablero de evaluación de CV de BeMicro de Arrow

¿Dónde puedo encontrar los esquemas completos de la pizarra? Arrow vende una plataforma FPGA de costo ultra bajo con un dispositivo Cyclone V por unos 30 $. Ok, por ese precio tiene un mínimo de osas: 2 botones, 8 LED, varios conectores, una...
0
respuestas

Implementaciones de FPGA bidireccional (ADC paralelo)

Nuevo convertidor de FPGA aquí. Estoy tratando de interactuar con un ADC paralelo como parte de un proyecto de adquisición de datos. Los pines en el ADC se utilizan tanto para la entrada como para la salida (no simultáneamente). Por lo tanto, ne...
0
respuestas

Altera ModelSim simulando PLL

En mi diseño, hago uso de la Biblioteca / IP ATLPLL que es para convertir la frecuencia del reloj en consecuencia para mi diseño. Estoy usando la placa De0-Nano para mi proyecto que tiene FPGA con ciclón IV. La biblioteca ATLPLL trabaja en la pl...
2
respuestas

Síntesis de FPGA = 0 LE (Altera Quartus II)

Comenzando con los FPGA y con un problema de síntesis. Básicamente, el circuito que estoy diseñando está saliendo con 0 unidades lógicas y 0 para todos los recursos excepto para la asignación de pines. El código se compila (con algunas advert...
2
respuestas

en qué orden se ejecuta un programa VHDL en un FPGA

Cuando intento programarlo, específicamente con VHDL, estoy tratando de comprender exactamente qué sucede en un FPGA. Sé que todos los procesos externos de código se ejecutan simultáneamente, pero ¿qué ocurre con los procesos en diferentes archi...
1
respuesta

Corrupción de datos del ciclón V a alta frecuencia

Actualmente estoy intentando implementar un diseño FPGA utilizando un reloj de 325 MHz, que escribe en el Controlador SDRAM de un Cyclone V 5CSEBA6U23I7 (Grado de velocidad 7). Cuando ejecuto mi IP Core con 2 MHz, todo funciona bien, pero cuand...
1
respuesta

error "esperando el endmodule", ¿no puede entender por qué?

Estoy intentando construir un contador con un reinicio de sincronización, que se mostrará en la pantalla de 7 segmentos en la placa fpga. Vi algunas publicaciones sobre mi problema:    "texto cercano" si "; esperando un módulo final" Pero...
2
respuestas

interfaz usb para fpga y Nios

Necesito un consejo: quiero conectar un FPGA altera a una computadora mediante una interfaz USB. quiero evitar colocar un microcontrolador en mi tablero. quiero configurar un nios II para "hablar" con la computadora solo necesito que f...
2
respuestas

El código para agregar dos números de 4 bits en verilog no funciona

Tengo un código que agrega dos números de 4 bits; desafortunadamente no funciona para todos los casos, aunque las fórmulas son realmente simples y no encuentro el problema ... module part2(SW, LEDG, LEDR); input [17:0] SW; output [17:...