En mi diseño, hago uso de la Biblioteca / IP ATLPLL que es para convertir la frecuencia del reloj en consecuencia para mi diseño. Estoy usando la placa De0-Nano para mi proyecto que tiene FPGA con ciclón IV. La biblioteca ATLPLL trabaja en la placa de desarrollo. No sé usarlo en el entorno ModelSim.
Cosas que ya hice -Los archivos de Verilog que se crean en el proyecto para el PLL no parecen tener ningún efecto, cuando lo agrego a Modelsim y compilo. -Cambiado el orden de la compilación en el Modelsim, todavía no hay respuesta positiva.
Si necesita más detalles, pregunte.