Preguntas con etiqueta 'pll'

3
respuestas

¿Cuál es la diferencia entre un PLL y un DLL?

Los bucles de bloqueo de fase (PLL) y los bucles de retraso de bloqueo (DLL) se utilizan en varias aplicaciones, pero aún no hay una discusión destacada de los aspectos clave de estos circuitos, cómo funcionan, en qué aplicaciones se pueden usar...
4
respuestas

PLL: ¿por qué comparar fases y no frecuencias?

Tengo una pregunta sobre PLL's. El objetivo de PLL es obtener dos señales con las mismas frecuencias (puede haber un cambio en las fases, según tengo entendido). Entonces, en este caso, ¿por qué utiliza un detector de fase para comparar fases y...
3
respuestas

¿Cómo puede ser posible una comunicación de más de 24 GHz?

Leí el artículo Google quiere los EE. UU. ' espectro inalámbrico para internet basado en globos . Dice utilizar un espectro de frecuencias de más de 24 GHz para la comunicación. ¿Es posible generar esa alta frecuencia utilizando cristales...
3
respuestas

¿Cómo controlan los procesadores su velocidad de reloj?

Hace poco me encontré con un procesador STM con 2 osciladores en el circuito: uno para funcionamiento a alta velocidad y otro para bajo consumo. Para algo como un procesador de escritorio donde la velocidad del reloj se puede cambiar a cualqu...
5
respuestas

¿Cuál es la diferencia entre los bucles de bloqueo de fase de primer orden, de segundo orden y de tercer orden?

¿Qué representa el pedido de PLL? ¿Cuáles son las desventajas en orden 1 y amp; 2 PLL comprado a pedido 3? ¿Cómo elegir el tipo de pll para una aplicación como el demodulador QPSK?     
2
respuestas

¿Por qué los sintetizadores de frecuencia suelen usar preescaladores N / N + 1?

Los sintetizadores de frecuencia, como ADF411x del analógico a menudo tienen precalificadores en su PLL que se dividen por 16/17, 32/33 o 64/65? ¿Para qué se utiliza el valor 2 ^ N + 1?     
5
respuestas

¿Cómo conduzco una entrada de reloj de 14.3Mhz desde 10MHz?

Tengo la intención de usar un IC que requiera una entrada de reloj de 14.3MHz, pero quiero manejarlo desde una fuente estable de 10MHz, derivada del GPS. ¿Cómo puedo convertir el reloj de 10MHz en los 14.3MHz que requiere el IC?     
2
respuestas

All Digital Phase Lock Loop

Estoy buscando implementar un bloqueo de fase en un FPGA sin usar ningún componente externo (que no sea el ADC). Para simplificar el bloqueo a un simple pulso binario es adecuado. La frecuencia de las señales es ~ 0.1-1% del reloj. No puedo usar...
1
respuesta

¿Cómo funciona un PLL dentro de un FPGA?

He usado los FPGA de Altera del año pasado y me gustaría saber cómo funcionan los PLL dentro. Principalmente, ¿realmente tiene algún tipo de circuito analógico dentro para medir el desfase entre el VCO y la señal externa? Estoy impresionado por...
7
respuestas

3 Hz desde un cristal de reloj

Tengo un motor paso a paso cuyo ángulo de paso es de 2 grados. Quiero mostrar los segundos con una aguja unida a este paso a paso. El cristal del reloj se divide muy bien para producir pulsos de 1Hz, por lo que cada segundo puedo ordenar al s...