Me preguntaba si alguien estaba usando PLL (Phase Locked Loop) en un proyecto de hobby de bricolaje. En caso afirmativo, ¿cuál fue la aplicación? ¿Lo hizo a partir de componentes discretos (a diferencia de uno colocado en uController o FPGA)?
...
Estoy empezando a diseñar un sintetizador de frecuencia monolítico (alrededor de 2.4GHz) en el que necesito el máximo de pureza espectral. Estaba buscando divisores de frecuencia bloqueados por inyección (ILFD) para usarlos como prescaler como a...
Estoy intentando diseñar un sintetizador de frecuencia con los IC 4046 y 4017 de la vieja escuela, con un factor de escala N = 1,5,7,10.
La señal de entrada es una onda cuadrada con una frecuencia ajustable de 1 kHz a 10 kHz.
Quiero obtene...
Para múltiplos enteros, puedo usar un divisor de frecuencia después del VCO para obtener un múltiplo de la frecuencia de entrada. Pero, ¿cómo multiplico la frecuencia de entrada por un número irracional, digamos \ $ \ sqrt2 \ $?
Me gustaría convertir de forma descendente una señal a 169.55MHz (ancho de banda 10khz) a un IF de 20.4MHz.
Para ello, necesito un oscilador local de 149.15MHz o 189.95MHz.
Pero ... por supuesto, no puedo encontrar un cristal en estas frecuen...
Sé que si un segundo orden, el tipo dos PLL tiene solo un condensador como filtro de bucle, es inestable porque su margen de fase sería cero. pero ¿por qué está bien que una DLL solo tenga un capacitor como filtro de bucle y no necesita que la r...
Background
Vi este video en youtube donde este tipo agrega un marcador a su osciloscopio analógico al enviar un pulso a la entrada del eje z:
enlace
Quiero hacer lo mismo con mi Tektronix 2213, pero quiero que los cursores estén calibrado...
Estoy manejando un convertidor TFP410 paralelo a DVI (HDMI) usando un DM368. Desafortunadamente, no puedo generar las frecuencias de reloj exactas requeridas para los modos HDMI CEA (74.25 MHz, 148.5 Mhz, etc.), me quedo con la división de un PL...
Estoy tratando de capturar datos de píxeles que van a una pequeña pantalla CRT B & W. Las señales con las que tengo que trabajar son la señal de datos de píxeles de nivel TTL, HSYNC y VSYNC. Conozco la frecuencia del reloj de píxeles (~ 16 M...
Estoy interesado en conocer las características deterministas y aleatorias de las PLL internas a las FPGA Stratix V. He revisado el manual de Stratix V pero no pude encontrar números que cuantifiquen el jitter de su PLLs.
¿Cuáles son las ca...