Estoy estudiando un bucle de bloqueo de fase utilizado para la demodulación de FM, obviamente, se utiliza un detector de fase en el sistema.
Una implementación básica de un detector de fase es un multiplicador seguido por un filtro de paso...
Estoy tratando de escribir un algoritmo que elija la mejor configuración PLL0 disponible para el usuario basada en F_in y F_cclk.
El manual dice que debería seleccionar F_ref más alto si es posible para un PLL más estable, para el reloj de en...
He estado tratando de entender cómo funciona el reloj PCIE cuando se trata de conectar un FPGA a una ranura PCIE en una placa base.
Mirando la página 12 de este esquema para ver un ejemplo:
enlace
y siguiendo MGTRXP0 pin a la página 16 a...
Estoy un poco confundido acerca de los requisitos de USB 2.0 de alta velocidad.
USB 2.0. La velocidad de transferencia máxima de alta velocidad es de 480 Mbit / s. Por lo tanto, desde mi punto de vista para utilizar completamente esta velocid...
Estoy trabajando en una sola fase PLL (bucle de fase bloqueada) y me gustaría hacer un cambio de fase utilizando el generador de señales ortogonales no dependiente de la frecuencia .
He encontrado muchos métodos como retardo de transporte, tran...
Estoy intentando crear un reloj de alta velocidad en mi Spartan 6 Junta de Atlys . El clonck a bordo es de 100MHz. Estoy tratando de usar un PLL en chip para obtener un reloj más rápido. Estoy usando la IP del asistente de reloj para generar un...
Estoy creando un SDR (radio definida por software) y estoy tratando de sincronizar mi ADC de 16 bits a 130 MS / s. A esta velocidad, el jitter del reloj es muy importante y un jitter puede reducir mucho la SNR de mi ADC. Por ejemplo, el reloj co...
Algunos FPGA tienen DCM (Digital Clock Manager) y PLL (Phase Lock Loop) para uso en la generación de reloj interno.
Xilinx Spartan-6 FPGA Clocking Resources UG382 (v1.10) documentación describe un número de características para DCM:
Eli...
Un receptor de radio FM IC RDA5807M tiene un oscilador local VCO que opera en el orden de 100 MHz (implícito por "bajo IF" en la hoja de datos), pero puede obtener su referencia de un cristal de reloj de 32768 Hz. Debido a que la relación de m...