Preguntas con etiqueta 'pll'

2
respuestas

¿Por qué el microcontrolador tarda muchos ciclos de reloj en iniciarse con la fuente de reloj PLL?

Estaba mirando el ATTiny85 hoja de datos y notó en la página 26 que con una fuente de reloj PLL, el tiempo de inicio más rápido es 14CK + 1K (1024) CK + 4 ms. ¿Estoy malinterpretando lo que significan con 1K CK, o es que el PLL necesita tiempo...
1
respuesta

¿Qué es un PLL de Jaffe-Rechtin?

Eberhardt Rechtin y Richard Jaffe (ambos involucrados en DSN de la NASA) publicaron
1
respuesta

pic32 frecuencia externa máxima mientras se ejecuta desde un oscilador RC interno de 8MHz

Soy completamente nuevo en PIC y nunca he trabajado con una parte tan compleja como esta. En particular, me pregunto si es posible generar un reloj de referencia (REFCLKO en la hoja de datos) a 11.2896 MHz mientras se ejecuta en el oscilador int...
4
respuestas

Reconstruyendo el reloj para la señal serial

Supongamos que tengo una señal en serie (ejemplo a continuación), que se transmite sin una señal de reloj acompañante, me gustaría encontrar un circuito (usando componentes discretos / IC, posiblemente un FPGA, pero no un microcontrolador) para...
1
respuesta

Creando un multiplicador de reloj usando un PLL

Entiendo que los PLL pueden usarse para modificar la fase de una señal de reloj para varios propósitos. También he oído que los PLL se utilizan a menudo para multiplicar los relojes. ¿Cómo se puede usar un PLL para multiplicar un reloj?     
1
respuesta

Genere un 4.25 GHz usando cristal / oscilador de 50 MHz y PLL

Quiero generar un 4.25 GHz usando un PLL y un cristal / oscilador de 50 MHz. Estoy confundido en cuanto a lo que necesito buscar en un PLL. En un PLL entero-N, los preescaladores son 16/17, 32/33, 64/65, etc. Por lo tanto, entiendo que estos...
2
respuestas

Deriva de reloj de MCU y deriva de frecuencia de radio, ¿son lo mismo?

Supongamos que tengo dos nodos sensores, uno con un oscilador de cristal que se ejecuta a una frecuencia de 24 MHz, el otro a una frecuencia de 24 MHz + 10 ppm. A mi entender, en los nodos de sensores basados en el sistema en chip (por ejempl...
3
respuestas

Fase de bucle bloqueado en demodulación

¿Puede alguien aclarar cómo funciona un PLL y cómo se puede usar el resultado para deducir la fase? EntiendoqueseusaunPLLparademodularensituacionesenlasqueeldemoduladorconocelafrecuenciadelaportadoraperonoconocelafase.Laexpresióndee(t)sepuede...
1
respuesta

pulso en el borde de un reloj diferente

Tengo un reloj que viene de un pin (GMI_CLK). Pasa a través de un PLL y se genera un nuevo reloj con 4 veces la frecuencia (Sys_CLK). Ahora necesito un pulso cada vez que se detecta un flanco ascendente del reloj original (Sys_valid). Estofunci...
2
respuestas

Modelo de dominio de fase linealizado de un PLL: ¿qué significa una relación de fase de entrada sobre fase de salida?

Estoy intentando diseñar un PLL y quiero probarlo primero en Matlab. He visto que la fase de la entrada y la salida están linealizadas, pero no entiendo lo que se define en la fase de entrada / salida. Por lo general, una función de transf...