¿Seleccionar la frecuencia de corte del detector de fase? Demodulación de FM de bucle bloqueado de fase

2

Estoy estudiando un bucle de bloqueo de fase utilizado para la demodulación de FM, obviamente, se utiliza un detector de fase en el sistema.

Una implementación básica de un detector de fase es un multiplicador seguido por un filtro de paso bajo. Estoy un poco confundido sobre cómo seleccionar la frecuencia de corte de este filtro de paso bajo.

Sé que la multiplicación de las dos señales producirá dos componentes de señal:

1) Un componente donde la frecuencia de la portadora se ha duplicado.

2) Un componente donde la frecuencia portadora ha sido eliminada. Esto produce un componente de "error de fase".

Sé que el propósito del filtro de paso bajo es aislar el componente "error de fase" pero estoy confundido en qué frecuencias contiene el "error de fase".

Configuraré un ejemplo con números relativamente simples para ilustrar mi confusión:

Frecuencia portadora: 1MHz

Desviación de frecuencia de pico: 75 kHz (creo que esto es común en las estaciones de radio de EE. UU.)

Frecuencia máxima del mensaje original sin modular: 25kHz

Ancho de banda de transmisión de modulación de FM: Regla de Carsons: 2 * (desviación de frecuencia máxima) + 2 * (frecuencia de mensaje máxima) = 200 kHz

Esto significaría que la señal modulada entrante tendría un rango de frecuencia de 800 kHz a 1200 kHz. Esto significa que después del multiplicador en el detector de fase, el componente de doble frecuencia cambiaría a un rango de 1600 kHz a 2400 kHz. En este caso, ¿seleccionaría la frecuencia de corte del filtro de paso bajo por debajo de 1600 kHz para eliminar estas frecuencias más altas?

¿O es que sin la frecuencia portadora, las frecuencias restantes se centran alrededor de 200 kHz para que el componente "error de fase" contenga frecuencias de 0Hz a 400kHz? Esto se debe a que la frecuencia debe ser capaz de desviarse 200 kHz + - desde el punto central ya que este es el ancho de banda de transmisión? En este caso, la frecuencia de corte sería ~ 400kHz.

O en este punto del bucle de bloqueo de fase, ¿el mensaje ya estaría demodulado de modo que la frecuencia de corte máxima estaría cerca de 25 kHz?

Supongo que mi confusión está arraigada en qué frecuencias permanecen en el componente "error de fase" que tiene la frecuencia de portadora eliminada.

editar:

Así que todavía estoy un poco confundido sobre el comportamiento de paso bajo del bucle como se menciona en una respuesta a continuación. Entiendo que el integrador tiene una transformación laplace de 1 / s, pero cuando realmente encuentro la función de transferencia de bucle, parece tener un comportamiento de paso alto en su lugar. A continuación se muestra una foto de lo que quiero decir.

¿A mí esto me parece un comportamiento de paso alto?

edit2:

Se produjo una confusión al ver el sistema desde una relación de salida / entrada en lugar de una relación de entrada / salida en la que el comportamiento de paso bajo está efectivamente presente.

    
pregunta Zearia

2 respuestas

3

Al crear un bucle de bloqueo de fase, el propósito del filtro de paso bajo no se conoce bien.

Cuando envuelve un bucle de realimentación de fase alrededor de un VCO, la integración de la frecuencia a la fase provoca una caída de 20dB por década en la ganancia de bucle abierto con la frecuencia. Es esta ganancia descendente la que le proporciona un comportamiento inevitable de paso bajo para el ciclo de bloqueo de fase en su totalidad. Puede elegir el ancho de banda donde la ganancia de bucle pasa a través de la unidad al elegir la ganancia de bucle. En las frecuencias de modulación por debajo del ancho de banda del bucle, la salida del PLL sigue a la entrada, en las frecuencias de modulación por encima de ella las rechaza.

Observe que aún no he mencionado ningún filtro de paso bajo. No es necesario para la operación . No es necesario para estabilidad . Sin embargo, es necesario obtener mayor rendimiento , mejor seguimiento de la entrada dentro del ancho de banda del bucle, mejor rechazo de la entrada y de la salida PSD duplicada fuera del ancho de banda del bucle.

El filtro de bucle se diseña mejor como algo que agregas, después de que hayas diseñado un bucle estable de trabajo con el ancho de banda correcto. Debe tener ganancia unitaria en el ancho de banda del bucle, o cambiará el ancho de banda del bucle. Debe tener un cambio de fase bajo, mucho menor que 90 grados, en las pocas octavas alrededor del ancho de banda del bucle, o hará que el PLL sea inestable.

Con esa introducción, su PSD y su filtro ...

Si desea demodular la modulación de FM a 25 kHz, entonces su ancho de banda de bucle PLL debe ser mucho más que esto, digamos 50 kHz. Dadas las ganancias de VCO y PSD, elija una ganancia de amplificador en su bucle para obtener ganancia de unidad a 50 kHz.

Si desea que el bucle resultante sea estable, cualquier cambio de fase desde un filtro de paso bajo debe ser pequeño a 50 kHz. Si solo usa un filtro de paso bajo de un solo polo, entonces una frecuencia de corte de 100 kHz le brinda un cambio de fase de 30 grados a 50 kHz, incluso un salto de 50 kHz le daría 45 grados. Tenga cuidado al acercarse demasiado al ancho de banda del bucle. Todos los circuitos tienen polos de paso bajo extra de GBW opamp finito, capacidades parásitas, etc., que aumentarán el desplazamiento de fase a altas frecuencias. Aún debe estar bien alejado 90 grados cuando todos estos extras no deseados se agreguen a su filtro de paso bajo explícito.

Si utiliza un bucle de tipo 2, con un integrador adicional a baja frecuencia, debe alejar las rupturas, con una ruptura de paso bajo a 160 kHz y una ruptura de integrador a 16 kHz, una década de frecuencia entre ellas. Centrado geométricamente en su ancho de banda de bucle.

Puede utilizar un filtro de paso bajo más alto que el primer orden. El criterio principal es que debe rechazar la salida duplicada de la PSD, mientras sigue teniendo < < Cambio de fase de 90 grados en su ancho de banda de bucle. También sería bueno rechazar el 1MHz fundamental en la PSD, las PSD reales no tendrán un rechazo infinito de la misma. Esto significa que un orden superior de 500 kHz sería razonable. Haga un diseño y use un simulador para verificar el cambio de fase en el ancho de banda del bucle.

Reconocerás que esta no es la forma en que usualmente se nos enseña a diseñar PLL. Comience con el filtro de bucle en su lugar y colóquelo de modo que el factor de amortiguación sea correcto. Sin embargo, mi método de diseño le dice más sobre los fundamentos. Y si el cambio de fase del filtro de bucle es mucho menor que 90 grados, por ejemplo, en la región de 30-50 grados, el factor de amortiguamiento será razonable. Nadie coloca una PLL sin probarla, y durante la prueba usted tiene la oportunidad de modificar la amortiguación mientras observa su comportamiento transitorio. Tenga en cuenta que muchos VCO de RF tienen una ganancia de voltios a frecuencia que varía en 2: 1, incluso 3: 1, sobre su rango, lo que cambia la ganancia del bucle y, por lo tanto, el ancho de banda y la amortiguación. El diseño de PLL se convierte en un compromiso entre la estabilidad y el comportamiento transitorio en el rango, ya que ir desde la dirección de amortiguación no lo ayudará. Es interesante que el bucle tipo 2, debido a que el cambio de fase desde el integrador aplana la curva de desplazamiento de fase desde el filtro de paso bajo, produce un cambio más pequeño del factor de amortiguamiento con una ganancia de VCO variable que un bucle de tipo 1. Ahora, ¿quién habría descubierto eso a partir de las ecuaciones del factor de amortiguación?

    
respondido por el Neil_UK
2
  

Esto significaría que la señal modulada entrante tendría un   Rango de frecuencia de 800kHz a 1200kHz.

No, el ancho de banda ocupado es de 200 kHz, por lo que la parte útil de la señal (para demodulación) es de 900 kHz a 1100 kHz.

  

Esto significa que después del multiplicador en el detector de fase, el doble   el componente de frecuencia cambiaría a un rango de 1600 kHz a 2400 kHz

No, la "frecuencia de la suma" será de 1 MHz + (900 kHz a 1100 kHz) = > 1.9 MHz a 2.1 MHz.

  

seleccionaría la frecuencia de corte del filtro de paso bajo para que esté por debajo   1600kHz para eliminar estas frecuencias más altas?

Todo depende de cómo quieras demodular .....

Si va a utilizar la demodulación en cuadratura, filtre la salida del mezclador para obtener un nivel de CC que le permita generar la portadora pura a través del control VCO. Luego puede usar esta frecuencia y la frecuencia entrante para generar la salida demodulada.

O, si está utilizando el VCO del PLL para rastrear la señal de FM modulada entrante, configure el ancho de banda del filtro en algún lugar un poco por encima del ancho de banda de la señal de banda base y use esa salida como señal demodulada.

    
respondido por el Andy aka

Lea otras preguntas en las etiquetas