Configuración óptima para PLL en LPC17xx

Navega tus respuestas
2

Estoy tratando de escribir un algoritmo que elija la mejor configuración PLL0 disponible para el usuario basada en F_in y F_cclk.

El manual dice que debería seleccionar F_ref más alto si es posible para un PLL más estable, para el reloj de entrada de baja frecuencia. Sin embargo, no especifica qué frecuencia se considera baja.

Dada la hoja de cálculo del NXP para el cálculo de las opciones de PLL, hay dos variables: F_cco y m / n par a usar.

¿Cuál es el valor óptimo para usar (en términos de rendimiento? ¿Estabilidad? ¿Qué cambia, en realidad?): m / n mayor vs. m / n menor vs. divisor F_cco / pll más grande vs. F_cco más pequeño / pll divisor?

Por ahora no me importa el caso especial de USB.

TL; DR: ¿qué es una mejor opción y por qué?

Dado F_in = 12MHz y F_cclk esperado = 100MHz

m = 50, n = 3, divisor = 4 o m = 325, n = 26, divisor = 3?

    
pregunta Farcaller

1 respuesta

3

La mejor manera de ver el problema es que el VCO (Oscilador del controlador de voltaje) puede ser muy sensible a las fluctuaciones de voltaje y a los picos, lo que se traduce directamente en jitter. la clave para un buen PLL es un bajo jitter de salida, pero hay un compromiso, un PLL de bajo jitter también será lento para bloquear.

Al contrario de lo que Andy tiene que decir, debes ejecutar el PLL a la proporción de división más alta posible. El divisor / cuenta regresiva actúa como un filtro de paso bajo y reduce la fluctuación de fase (en realidad lo promedia) haciendo que el control del VCO sea más suave.

aquí hay un enlace PDF

La página 5 le ofrece este nugget "En PLL de integer-N, sintetizar espacios de canales reducidos requiere frecuencias de referencia efectivas extremadamente bajas"

  • espaciado entre canales significa baja fluctuación de fase.

y más:

Esto da como resultado anchos de banda de bucle muy bajos y altos índices de división • Tiempo de conmutación de frecuencia PLL lento • Pasivos de gran superficie. • Alto ruido de fase a bajas frecuencias

utilizan estos hechos para derivar el hecho de que una síntesis de frecuencia fraccional de N resuelve estos problemas (la necesidad de una alta relación de división)

Así que sí, tu manual es correcto.

    
respondido por el placeholder

Lea otras preguntas en las etiquetas

Determinación del rango de E / S de OpAmp desde una hoja de datos Teoría detrás del circuito "Joule Ringer"