Sé que si un segundo orden, el tipo dos PLL tiene solo un condensador como filtro de bucle, es inestable porque su margen de fase sería cero. pero ¿por qué está bien que una DLL solo tenga un capacitor como filtro de bucle y no necesita que la resistencia en serie con el capacitor sea estable? (es decir, no necesita el cero) y ¿cómo este cero en los PLL mejora el ruido de fase cerca de la frecuencia de ancho de banda del PLL?
Un PLL medirá la fase y la convertirá en una frecuencia. El VCO en un PLL realizará una acción integradora que agrega un polo en s = 0. Esto agrega 90 grados de fase en la ganancia de bucle abierto. Si solo se usa un condensador para el filtro de bucle, esto agrega otra fase de 90 grados y puede obtener un sistema inestable. Es posible que deba agregarse un cero para compensar esto.
\ $ \ phi (t) = \ phi (t_0) + \ int_ {t_0} ^ tf (u) du \ Rightarrow \ Phi (s) = \ frac {F (s)} {s} \ $
Una DLL no genera una frecuencia. Allí, el elemento de retardo generará un retardo o cambio de fase derivado de un reloj fijo, por lo que no hay una acción integradora. Simplemente genera un retardo / cambio de fase proporcionalmente. Por lo tanto, la estabilidad es posible solo con el polo del filtro de bucle.
Lea otras preguntas en las etiquetas oscillator pll jitter phase-noise