Reloj de píxeles de bloqueo de fase a HSYNC / VSYNC

Una forma de abordar esto sería usar su PLL (referenciado a HSYNC) para generar un reloj maestro a 3 × o 4 × el reloj de píxeles, y luego usar un Johnson counter para generar nuevos relojes de píxeles con 3 o 4 valores de fase diferentes. Luego, puede seleccionar la fase que tenga la sincronización deseada, ya sea manualmente con un puente o electrónicamente con un multiplexor.

Hay formas de bloquear un PLL directamente a una referencia intermitente (es decir, la propia señal de video), pero como ya conoce la tasa nominal de puntos, esto no debería ser necesario. Sin embargo, puede utilizar el detector de fase de dicho sistema para ayudarlo a seleccionar automáticamente la mejor fase del contador Johnson para el muestreo.

Esto suena como un proyecto único (la mayoría solo es tecnología B & W CRT de basura).
Incluso con una tecnología tan antigua, era común derivar todos los tiempos de un reloj maestro. Si es así, es probable que HSYNC esté sincronizado con los bordes de píxeles, lo que facilita considerablemente el diseño de su PLL.
¿Un alcance activado en HSYNC mientras mira el video TTL le diría si HSYNC está sincronizado con el reloj de píxeles? Si es así, también tienes una idea del jitter con el que tendrá que lidiar tu PLL. Y HSYNC síncrono facilita considerablemente el diseño de su PLL. Incluso en este escenario fácil, debe lidiar con no tener entrada de PLL durante el retroceso vertical.

Esto es (en principio) bastante fácil. No intentas bloquear tu reloj de 16MHz. En su lugar, crea un divisor que tiene una salida de la misma frecuencia que su sincronización. Por ejemplo, si su período horizontal es de 63.5 usec, esto es 1.016 ciclos de 16 MHz. Por lo tanto, debería alimentar a los 16 MHz en una cadena dividida por 1016, luego sincronizar la salida de la cadena a Hsync.

Esto es "en principio" bastante sencillo, pero el diablo está en los detalles. Debe saber EXACTAMENTE cómo se relaciona el reloj con la sincronización, o el nuevo 16 MHz no se bloqueará en las posiciones de píxeles. Deberá usar un VCXO para un oscilador, o el gran factor de división producirá una fluctuación de fase en el VCO que puede hacer que el sistema sea inutilizable. Finalmente, deberás determinar experimentalmente el cambio de fase entre los píxeles y los 16 MHz, lo que puede o no darte problemas.

Tenga en cuenta que no puede hacer esto con un oscilador de 16 MHz de frecuencia fija. La frecuencia del oscilador DEBE ser controlable, y preferiblemente debería ser sintonizable en un rango muy pequeño, como 100 ppm. De ahí la necesidad de un VCXO.