Tengo la intención de usar un IC que requiera una entrada de reloj de 14.3MHz, pero quiero manejarlo desde una fuente estable de 10MHz, derivada del GPS. ¿Cómo puedo convertir el reloj de 10MHz en los 14.3MHz que requiere el IC?
Tengo la intención de usar un IC que requiera una entrada de reloj de 14.3MHz, pero quiero manejarlo desde una fuente estable de 10MHz, derivada del GPS. ¿Cómo puedo convertir el reloj de 10MHz en los 14.3MHz que requiere el IC?
Lo que necesitas es un PLL , un bucle de bloqueo de fase . Funciona comparando un oscilador que puede controlar, con un oscilador de referencia. El truco es que es fácil dividir la frecuencia de un oscilador usando un contador digital, entonces lo que hace aquí es dividir el oscilador de 14.3 MHz por 143, la referencia de 10.0 MHz por 100, y luego usar la salida de esta comparación para asegúrese de que la fuente 14.3 se esté ejecutando en una relación exacta con la referencia estable de 10 MHz.
Hay numerosos circuitos que pueden hacer todo esto en un paquete, a veces incluso incluyendo un oscilador de referencia. Es muy común tener que sintetizar frecuencias desde un oscilador estable, por lo que no son inusuales.
Es posible cambiar el orden de las multiplicaciones y las divisiones para evitar frecuencias superiores a \ $ 100 ~ \ text {MHz} \ $. Si quieres una onda cuadrada bonita, el último paso debería ser una división por \ $ 2 \ $.
\ begin {align *} \ frac {10 ~ \ text {MHz}} {2} & = 5 ~ \ text {MHz} \\ 5 ~ \ text {MHz} \ cdot 9 & = 45 ~ \ texto {MHz} \\ \ frac {45 ~ \ text {MHz}} {11} & = 4.090909 ~ \ text {MHz} \\ 4.090909 ~ \ text {MHz} \ cdot 7 & = 28.636363 ~ \ text {MHz} \\ \ frac {28.636363 ~ \ text {MHz}} {2} & = 14.3181818 ~ \ text {MHz} \ end {align *}
Si desea 14.31818181818 MHz de una fuente de 10 MHz, es difícil. El 14.31818 MHz es la frecuencia de ráfaga de color de TV americana, el valor preciso es 315/22 MHz. Puede dividir 10 MHz por 2, multiplicar por 9 y por 7 para obtener 315 MHz. Luego divides por 22 para obtener la frecuencia que deseas. Puede ser necesario más de un PLL para hacer eso. Otra forma es dividir los 10 MHz por 4 y multiplicar por 9 y 7 y finalmente dividir por 11.
Por supuesto, teóricamente es posible multiplicar por 63 y luego dividir por 44. Pero esto requiere un oscilador PLL muy rápido para 630 MHz y también un divisor de frecuencia rápido. Sugiero dividir por 22 primero, luego multiplicar por 63 y finalmente dividir por 2. Pero para una fluctuación de fase baja, las multiplicaciones separadas por 9 y 7 pueden ser mejores.
¿Qué tipo de chip está utilizando que tiene ese requisito, y cuál sería la fluctuación de fase permitida? Si pudiera vivir con una gran cantidad de jitter, un enfoque sería usar un dispositivo que convierta los flancos ascendentes y descendentes en pulsos (duplicando efectivamente 10MHz a 20Mhz) y luego descarte 25 pulsos de cada 88, o podría usar un Reloj de 25MHz o más rápido para conducir un CPLD o FPGA que se comporta de manera similar pero usa la referencia de 10MHz para ajustar cuántos pulsos necesita omitir. Ambos enfoques tendrían un considerable jitter, pero dependiendo de lo que se está haciendo con el reloj de 14.3818Mhz que podría ser aceptable. Si se usa para la generación de croma NTSC, los efectos de la fluctuación de fase podrían minimizarse si se eligiera la frecuencia, de modo que las tramas alternativas tengan una fluctuación de fase alterna.
Aunque es posible "derivar" 14.3mHz a partir de un oscilador de 10mHz, como se muestra en las otras respuestas, no tiene que hacerlo . Una solución más sencilla , es agregar un oscilador de cristal de 14.3mHz. El tamaño, el volumen y el costo de esta solución son comparables a las otras soluciones.