PLL: ¿por qué comparar fases y no frecuencias?

En la mayoría de los casos, la mejor manera de saber si la frecuencia de la forma de onda de realimentación coincide exactamente con la frecuencia de la forma de onda de referencia es observar si las dos formas de onda mantienen una relación de fase fija. Si la frecuencia de la forma de onda de realimentación es ligeramente superior a la de la onda de referencia, su fase conducirá a la de la forma de onda de referencia en una cantidad creciente en cada ciclo. Del mismo modo, si su frecuencia es más baja que la referencia, su fase se retrasará en cada ciclo. Si la forma de onda de referencia es razonablemente estable, intentar mantener un bloqueo de fase producirá un bloqueo de frecuencia muy estable.

Hay ocasiones en las que mantener un bloqueo de fase es difícil o contraproducente, como si se necesita generar una frecuencia estable cuyo promedio a largo plazo coincida con el de una referencia de "distorsión". En ese caso, el hecho de que un bucle bloqueado en frecuencia no rastrearía la frecuencia de referencia tan estrechamente como un bucle bloqueado en fase no sería una desventaja, ya que todo el propósito del bucle en ese caso sería evitar la distorsión. En la referencia pasada a través de la salida. En general, sin embargo, la respuesta más estricta de los bucles bloqueados en fase es preferible a la respuesta más holgada de los bucles bloqueados en frecuencia.

Desde un ángulo más teórico, la frecuencia es la derivada del tiempo de la fase. De manera equivalente, la fase es la integral de tiempo de la frecuencia. Por lo tanto, cuando se utiliza un detector de fase para controlar frecuencia a través de un VCO, hay una integración alrededor del bucle. O, hablando en términos generales, un efecto de filtrado de paso bajo.

Como señala el supercat, la ventaja obtenida es el rechazo de "distorsión" o incluso fallas en la referencia.

Hace muchos años, con una BEE recién acuñada, usé un PLL para resolver un problema por el cual las fallas en el reloj del backplane, debido a, por ejemplo, tarjetas de conexión en caliente (esto era un portador de bucle digital), causaron una tarjeta sensible para "bloquear", dejando caer cualquier llamada activa en curso. El PLL rechazó los fallos, produciendo un reloj estable para la tarjeta de línea, que, en promedio, estaba bloqueado en frecuencia con el reloj del plano posterior.

Creo que la razón principal es que la fase se puede medir instantáneamente en un tiempo casi nulo, mientras que la frecuencia, como en los detectores de fase Tipo II integrados en muchas bibliotecas PLL y chips PLL, requiere al menos un ciclo de reloj. y si se usan datos, la frecuencia de la señal puede no ser fácil de extraer. También la presencia de fallos provoca errores.

La realidad es que F detect proporciona un tiempo de captura más rápido debido a la falta de retroalimentación positiva cuando un ciclo salta para convertirse en retroalimentación positiva para los detectores de fase Tipo I, como puertas exclusivas O o diodos o mezcladores de fase de multiplicador de transistores. pero estos son más inmunes a los fallos e ignoran las transiciones falsas.

Los detectores sensibles al borde, ya sean de fase o ciclo, o la detección de frecuencia, no son inmunes a los fallos y no son adecuados para las señales de entrada ruidosas, pero son muy útiles para el escalado de frecuencia PLL con error de frecuencia de entrada de amplio rango para síntesis de reloj donde analógico o Tipo Los detectores de fase tienen más dificultad en el amplio rango de captura sin aumentar el ancho de banda y la ganancia de bucle.

Mi PLL favorito era capturar datos ruidosos en un televisor sin intervalo de supresión vertical (VBI). Los datos eran simples 4Mb / s NRZ para una línea de datos en cada campo. o 1 / 120o de un segundo para NTSC. El VCXO se convirtió en una señal de diente de sierra y los datos eran transmisiones analógicas donde podía haber ruido. Los datos se filtraron para aumentar el coseno para eliminar ISI y se diferenciaron para producir pulsos de un disparo que muestrearían la fase de la señal de diente de sierra y luego se mantendrían hasta la siguiente transición de bits. Era lo suficientemente estable como para permanecer sincronizado de campo a campo, pero podía corregir el error de fase dentro del 1%. Lo usamos para transmitir cíclicamente juegos ejecutables para los VIC-20 de TRS-80 a principios de los 80, de modo que parecía ser un módem de 2 vías que era solo un servidor que enviaba todos los juegos para seleccionarlos rápidamente (archivos pequeños en ese entonces)

La señal del detector de fase que usa el circuito S & H siempre produce una señal de error que es el duplicado de la señal que se está muestreando ... en mi caso, una señal nítida de diente de sierra. En error de fase cero. los bordes de los datos se alinearon con la mitad del diente de sierra.

Desde el punto de vista matemático, los detectores de fase no comparan las fases de las señales. Por lo general, los detectores de fase producen funciones no lineales (por ejemplo, pecado, diente de sierra, manojo de pulsos) que, en cierta aproximación, solo dependen de la diferencia de fase entre dos señales. La dinámica no lineal complicada del sistema de orificios (VCO + detector de fase + filtro) obliga al bucle de bloqueo de fase a sincronizar la frecuencia del VCO con la frecuencia de entrada. Se utilizan diferentes modificaciones de los PLL para mejorar las características de rendimiento ( Rangos de retención, extracción y bloqueo de circuitos basados en PLL: rigurosos Definiciones matemáticas y limitaciones de la teoría clásica. ) para sincronizar las frecuencias de forma más rápida y robusta. Uno de los detectores de fase más populares es el Phase Frequecny Detector (PFD), diseñado para usar la diferencia de frecuencia de las señales para mejorar estas características. En bucle de fase bloqueada: modelos no lineales y limitaciones de la teoría clásica