He usado los FPGA de Altera del año pasado y me gustaría saber cómo funcionan los PLL dentro. Principalmente, ¿realmente tiene algún tipo de circuito analógico dentro para medir el desfase entre el VCO y la señal externa? Estoy impresionado por estas piezas bonitas que son tan confiables en el amplio rango de frecuencias (actualmente 100 MHz y más allá incluso en los modelos más baratos).