¿Qué representa el pedido de PLL? ¿Cuáles son las desventajas en orden 1 y amp; 2 PLL comprado a pedido 3? ¿Cómo elegir el tipo de pll para una aplicación como el demodulador QPSK?
¿Qué representa el pedido de PLL? ¿Cuáles son las desventajas en orden 1 y amp; 2 PLL comprado a pedido 3? ¿Cómo elegir el tipo de pll para una aplicación como el demodulador QPSK?
Encontré este enlace a un documento sorprendente que explica la detalles finos hasta filtros de 4to orden.
El orden del filtro solo se refiere al número de polos utilizados para filtrar la salida del comparador de fase, por lo que proporciona un voltaje de error de CC suave al VCO.
Los filtros de primer orden son en realidad solo las características del filtro de VCO, que requieren un tiempo mínimo para establecerse (fase cero) a un cambio en la frecuencia o seguimiento de fase. El voltaje de salida del comparador de fase sin procesar se alimenta al VCO (oscilador controlado por voltaje) con solo los picos de ruido filtrados. Este tipo ofrece un seguimiento rápido de los cambios de frecuencia y se bloquea rápidamente en la configuración más reciente, pero puede tener una salida errática hasta que se bloquee en una nueva frecuencia.
Un filtro de 2do orden tiene 1 etapa RC, ya sea pasiva o usando un amplificador operacional para una reducción más aguda. Es un poquito más lento en bloquearse en una nueva frecuencia (fase cero) pero menos errático en establecerse y mantenerse estable. Recomendado para la mayoría de los diseños PLL.
Un filtro de tercer orden utiliza un op-amp opcional y redes RC dobles. Se establece más lento que los otros, pero tolera mejor FSK / QFSK / QPSK al mantenerse estable incluso con esquemas de modulación complejos. Las redes RC deben sintonizarse para un rango dado de velocidades en baudios, de modo que se siga lo antes posible un cambio real en la velocidad de bits.
El bucle PLL siempre debe poder encontrar y bloquear una nueva frecuencia portadora con bastante rapidez o se produce una pérdida de datos, lo que obliga a reenviar paquetes de datos o enviar primero un comando EOF / EOL / EOT. Afortunadamente, las MPU rápidas pueden emular o tener todos los bloques de funciones PLL incorporados, por lo que el uso de filtros analógicos y circuitos discretos de PLL es raro. Use QPSK como un término de búsqueda y encontrará un montón de IC y módulos listos para usar. Tenga cuidado con cualquier software 'especial' o acuerdos de licencia.
Me parece que la respuesta aceptada (por Sparky256) ve el PLL simplemente como un filtro e ignora por completo su propósito real, que es ser un sistema de control, que controla la fase de una señal. El orden de un sistema de control significa su número de estados internos. En un sistema que tiene una sola entrada, los estados más allá del primer estado (orden) son equivalentes a los derivados de la variable controlada.
Específicamente, en un PLL, la variable controlada es normalmente la fase de la señal. El PLL intenta producir un bloqueo de fase. Entonces, el primer orden es para la variable de fase / estado, el segundo estado es un derivado del primer estado, que es la frecuencia, y así sucesivamente.
Para un sintetizador de frecuencia simple, un PLL de primer orden podría ser suficiente, pero con un demodulador QPSK probablemente faltaría un PLL de primer orden, ya que cualquier desviación de la frecuencia de la portadora entre el modulador y el demodulador siempre producirá un Fase de fase constante, que solo puede eliminarse mediante un PLL de segundo orden. Un retraso de fase significa que los canales I y Q no pueden ser fijos (se "mueven" constantemente). Por lo tanto, un demodulador QPSK debe tener un PLL con al menos 2 estados (es decir, de segundo orden o superior).
Además, contrariamente a la noción que prevalece en los comentarios y respuestas aquí, un orden superior no hace que un sistema sea más lento, ni lo hace más rápido. El tiempo de respuesta está determinado por todos los parámetros del sistema, principalmente por el valor de sus coeficientes (o la posición de sus polos y ceros, en la jerga de diseño del filtro).
FakeMoustache escribió: "Todos tienen una diferencia de fase cero en estado bloqueado"
Nuestra terminología puede diferir, pero mi entendimiento es que, en un diseño de primer orden, la diferencia de fase se usa como señal de error (con amplificación) y controla el VCO, por lo tanto, el error de fase en el bloqueo depende de la frecuencia. Un diseño de segundo orden integra la diferencia de fase para obtener el voltaje de control VCO, por lo tanto, el error de fase es cero cuando está bloqueado a una frecuencia fija y generalmente depende de la tasa de cambio de la frecuencia que se rastrea para una señal que varía lentamente. Para un diseño de tercer orden, el error dependerá de la segunda derivada y así sucesivamente.
Lo siento por mi inglés. En mi opinión, el orden del filtro de bucle depende de las actuaciones que desea obtener. En general, los pedidos bajos tienen un bloqueo rápido pero un mal rendimiento con respecto a la atenuación falsa; Además, utilizando un filtro de bucle de orden superior también se puede reconocer una forma óptima del ruido de fase. Por lo general, un PLL analógico, los espurios principales están representados por la señal no deseada debido a la señal de referencia. Esta señal puede limpiarse fácilmente con un filtro simple (por ejemplo, de segundo orden). En el PLL digital (por ejemplo, el PLL que tiene la bomba de carga), la señal no deseada tiene frecuencias más bajas (ej .: fref / [2 o 3 ...]). Para obtener un espectro de salida limpio puede ser necesario usar un filtro de bucle de orden superior (orden de 3 ° o 4 °); en los mismos casos es posible también reducir el ancho de banda del bucle. De esta manera aumentará el tiempo necesario para la cerradura. El principal concepto principal en el PLL es "compensación" :)
Estas respuestas están ofuscadas por términos teóricos y detalles de implementación, y la cuestión de seleccionar un PLL para un esquema de modulación de fase como QPSK no se aborda, lo cual abordaré y no dependerá del orden del PLL.
Discusión del comportamiento del pedido, no de la implementación:
Los PLL de primer orden tienen un ancho de banda de bloqueo limitado. Si un PLL se centra en una frecuencia \ $ x \ $. Luego puede rastrear ondas sinusoidales con frecuencias de \ $ x \ pm \ Delta x \ $. Sin embargo, a medida que crezca \ $ \ Delta x \ $, no podrá seguir la señal. La salida VCO tendrá un pequeño error de fase (desplazamiento) con respecto a la señal de entrada original si la señal de entrada es una frecuencia diferente, y el desplazamiento empeorará a medida que la diferencia de frecuencia entre la entrada y sus frecuencias centrales empeore, hasta que la diferencia es tan grande que ya no puede seguir la entrada.
Los PLL de segundo orden, porque tiene lo que se llama un integrador, eliminan el problema de error de fase.
Probablemente sea todo lo que necesita saber sobre el error.
Ahora, si está intentando o no demodular QPSK o BPSK con un PLL depende de su detector de errores. Para simplificar, nos ocuparemos de BPSK en lo siguiente. Para demodular una señal BPSK utilizando un PLL, modificamos el detector de errores del PLL para que el bucle se bloquee a 0 o 180 grados con la señal de entrada. Sip. Por lo tanto, la salida del PLL está en fase o 180 grados fuera de fase con la entrada. En lo que se refiere al bucle, piensa que tiene cero error. Ahora, cuando la entrada cambia de fase, el bucle no debe hacer nada, nuevamente, porque el bucle se bloqueará en 0 o 180 grados. Sin embargo, algunas de las señales dentro del bucle cambiarán de positiva a negativa y puede usar este cambio para detectar si la señal cambió de fase.
El mismo concepto se extiende a QPSK, donde el PLL es ciego para detectar cambios de fase de 90, 180 y 270 grados en la señal de entrada.
Además, un PLL que puede demodular BPSK se denomina Costas Loop.
Escribí este documento sobre cómo implementar un bucle Costas en el software, que contiene toda la información que mencioné aquí en profundidad.
Lea otras preguntas en las etiquetas pll