¿Cuál es la diferencia entre un PLL y un DLL?

Un PLL controla un oscilador controlado por voltaje para llevar su frecuencia (o alguna derivada de ella) al bloqueo de fase (y frecuencia) con una señal de referencia.

Las PLL tienen muchas aplicaciones, desde crear una réplica "limpia" de una señal de referencia ruidosa (con las variaciones de fase y amplitud eliminadas), hasta crear nuevas frecuencias mediante la multiplicación y la división, hasta demodular señales de comunicaciones de fase y frecuencia moduladas. Las características de transferencia de entrada a salida de un PLL se pueden controlar a través del diseño de su red de retroalimentación.

Una DLL controla una línea de retardo controlada por voltaje, que generalmente tiene muchas tomas, para llevar a una de esas tomas a la alineación de fase con una señal de referencia. La entrada a la línea de retardo suele ser también la señal de referencia, por lo que los distintos taps proporcionan señales adicionales que se interpolan y / o extrapolan a partir del período de la señal de referencia.

DLL se usan comúnmente en comunicaciones de alta velocidad entre chips en una placa (por ejemplo, entre un controlador de memoria y sus chips SDRAM) para "cancelar" cosas como los retardos de entrada y salida del búfer, así como los retrasos de cableado, lo que permite control muy estricto sobre la configuración y tiempos de espera en relación con la señal del reloj. Esto permite que las tasas de datos sean mucho más altas de lo que de otro modo sería posible.

Con detectores de fase diseñados adecuadamente, tanto los PLL como los DLL pueden funcionar con señales de referencia no periódicas; una aplicación común implica alinear transiciones de señales de datos con un reloj de referencia.

Mientras que lo mencionado anteriormente (es decir, la versión limpia de la señal - > PLL), un aspecto clave de dónde difieren los PLL / DLL es que el filtro del PLL y el bloqueo efectivo de la fuente en la fuente no afectan la salida del VCO, mientras que la fluctuación de la propagación del DLL. Al principio, esto puede parecer un aspecto negativo de los DLL, pero se puede utilizar con gran efecto. En algunos casos, debe extraer el punto de muestreo principal de la señal que está llegando e ignorar el jitter en la señal, usaría un PLL. En otros casos, diga cuando una señal y una señal de reloj están sujetas a los mismos efectos de inducción de fluctuaciones, ya sea en la fuente o en el canal de comunicaciones. Puede usar una DLL y varios tiempos de retardo de muestreo para reducir / eliminar la fluctuación de fase relativa entre las dos señales (porque tienen una fluctuación muy similar) y usar el reloj retardado para alinearse con un punto de muestreo final.

Son diferentes en su estructura. Los PLL utilizan un oscilador controlado por voltaje (VCO) que los DLL no.

DLL son más nuevos que los PLL y se usan más en aplicaciones digitales. Las DLL utilizan la fase variable para lograr el bloqueo, es decir, se bloquean en una diferencia de fase fija, mientras que las PLL usan el bloqueo de frecuencia variable, es decir, ajustan su frecuencia hasta que se produce un bloqueo.

Para la mayoría de las aplicaciones de reclocking digital, puedes usarlas indistintamente.

Las diferencias clave entre PLL y DLL son:

1) PLLs extrae (bloquea) tanto la frecuencia como la fase de la señal de entrada. DLL solo extrae fase.

2) DLL necesita un reloj de referencia. Los PLL no necesitan un reloj de referencia, sino que lo generan.

3) PLLs utiliza VCO. DLL no tiene VCO.

Entonces, en cierto sentido, se puede decir que el PLL es más fuerte que el DLL porque puede extraer la frecuencia de los datos, no solo la fase. Suponiendo que el reloj de referencia ideal presente (la frecuencia de los datos es conocida), DLL y PLL pueden realizar la misma función: alinear los datos en relación con el reloj de referencia presente en el receptor. Sin embargo, la forma en que se realiza la alineación es diferente. El PLL varía la frecuencia, mientras que el DLL varía el retardo (al ajustar la capacitancia del transistor de bombeo actual dentro de VCDL).

Apéndice

Fuentedelasimágenes:R.J.Baker"CMOS Circuit Design, Layout, and Simulation, Third Edition"