¿Por qué hay dos puertas NOT en serie?

Posibles razones:

1. Equilibrio de carga
   • El controlador de A tiene un número desconocido de fan-out para conducir. La expansión dentro del circuito y el parásito que induce puede calcularse para los circuitos específicos, pero no conocemos los otros circuitos que están conectados al controlador. Esencialmente los inversores se están utilizando como equivalente de búfer. y ayudar a controlar los parásitos.
2. Tiempo y corriente total
   • Para reducir la falla de transición, los inversores de segundo estado pueden dimensionarse para un cambio de transición más rápido. Al hacerlo, las entradas de NAND se actualizan casi al mismo tiempo. Con las entradas cambiando menos periódicamente, se puede ahorrar energía y se pueden reducir los fallos de transición.
3. Incremento de la señal y potencia
   • Digamos VDD = 1.2V pero la entrada es 0.9V. La entrada sigue siendo un 1 lógico, pero se considera débil, lo que causa una conmutación más lenta y quema más energía. Los primeros inversores pueden dimensionarse para manejar mejor las transiciones, haciendo que el voltaje sea más predecible para el resto del diseño.
   • También existe la posibilidad de un cambio en el dominio de voltaje. En este caso, los inversores en el primer estado pueden actuar como un paso hacia abajo, por ejemplo. un dominio de entrada de 5V a un dominio de 2V.
4. Cualquier combinación de lo anterior

El tiempo requerido para que una compuerta cambie depende de la cantidad de carga capacitiva que debe manejar, el tamaño de los transistores y la cantidad de transistores en serie. Un inversor consta de un NFET (Transistor de efecto de campo de canal N) y un PFET (FET de canal P); una compuerta NAND de tres entradas tiene tres PFET en paralelo y tres NFET en serie. Para que una compuerta NAND de 3 entradas cambie una salida baja tan rápidamente como lo haría un inversor, cada de los tres NFET tendría que ser tres veces más grande que el NFET único de un inversor .

Para un chip pequeño como este, los únicos transistores que tienen que conducir una carga significativa son aquellos conectados a los pines de salida. Usando cuatro salidas impulsadas por inversores, será necesario tener cuatro PFET grandes y cuatro NFET grandes, además de un montón de pequeños. Si uno asigna a los NFET un área de "1", los PFET probablemente tengan un área de aproximadamente 1.5 (el material del canal P no funciona tan bien como el canal N), para un área total de aproximadamente 10. Si el Las salidas fueron controladas directamente por puertas NAND, sería necesario usar doce PFET grandes (área total 18) y doce NFET enormes (área total 36, para un área total de aproximadamente 54. Agregar 20 pequeños NFET y 20 pequeños PFETs [12 para cada NAND, y 8 para inversores] el circuito reducirá el área consumida por los grandes transistores en 44 unidades, ¡más del 80%!

Aunque hay algunas ocasiones en que un pin de salida será controlado directamente por una "puerta lógica" que no sea un inversor, la activación de las salidas aumenta de tal manera el área requerida para los transistores de salida; Por lo general, solo vale la pena en los casos en los que, por ejemplo, un dispositivo tiene dos entradas de alimentación y debe ser capaz de reducir su salida incluso cuando solo una de las fuentes funciona.

Si la compuerta NAND se hace de manera obvia (tres transistores paralelos a GND y tres transistores serie a Vdd) entonces tendrá una capacidad de fuente baja, las transiciones no serán nítidas y el tiempo de retardo dependerá de la capacidad de la carga . Agregar un búfer (o dos para restaurar la lógica) limpia todos esos problemas.

Aquí es lo que es un inversor inversor (esquema esquemático como este) ...

..transfer(salidavs.entradamostradaenlalínea(1))seveasí:

Con un búfer, la línea (1) estará mucho más cerca de una forma cuadrada. (La segunda línea es la corriente que se dibuja).

Esto es una tontería si solo intentas comunicar la lógica de un chip. Probablemente se dibuja de esta manera porque internamente hay algunas etapas de amortiguación. Las puertas internas son probablemente muy pequeñas con poca capacidad de manejo. Las señales que salen al exterior necesitan pasar por un búfer que puede generar y recibir mucha más corriente. De alguna manera, este detalle de implementación parece haber llegado a la descripción lógica, donde no pertenece. La lógica sería la misma si los dos inversores en serie fueran reemplazados por un cable. Entonces debería haber una velocidad general y una especificación de la unidad actual para las salidas. También podrías imaginar puertas NAND más lentas y potentes.

Si bien esto puede parecer algo inútil, tiene una aplicación práctica. Esto aumentará la señal de salida débil. El nivel no se modifica, pero las capacidades actuales de fuente o de hundimiento del inversor final están disponibles para impulsar una resistencia de carga si es necesario     

En el pasado, tal acuerdo se usaba para un retraso.