Preguntas con etiqueta 'intel-fpga'

1
respuesta

¿ALU una vez compilada dando errores de falta de señal de origen?

Esto es ALU, no estoy seguro de si todo está correctamente conectado pero todos los bloques son los correctos. Esto tiene 3 registros de cierre de 4 bits, 5 2: 1 ultiplexores, 4 4 agregadores de bits. ¿Alguien puede ayudarme? Los problemas que s...
1
respuesta

Usando un contador para determinar la siguiente posición de MSB en la división polinómica

Estoy trabajando en la implementación de un divisor polinomial, la operación es la siguiente: Compruebe MSB del numerador: si 1 XOR con Denom entonces desplaza Denom a la derecha si 0 Num es el mismo y Denom también se desplaza a la derecha A...
2
respuestas

Las salidas FPGA siempre son altas con el programa básico y / o

Así que acabo de comenzar a desarrollar con una mini placa Altera Cyclone II EP265 , y estoy teniendo algunas problemas para obtener un programa que produzca el funcionamiento de "y" y "o" de tres entradas. El proyecto completo de Quartus II...
1
respuesta

Saliendo de la aplicación multiprocesador nios ii del procesador de destino

Estoy usando el tutorial de multiprocesador para tener una aplicación MPSOC, pero cuando finalizo todos los pasos y ejecuto la aplicación nios Tengo este mensaje en la terminal, Using cable "USB-Blaster [USB-0]", device 1, instance 0x00 Proces...
1
respuesta

Las diferentes placas Altera DE2 no se comportan de la misma manera

Tengo un archivo VHDL simple que se puede simular correctamente y que se sintetiza con Quartus II-11.0 (edición web). Puedo interactuar con interruptores, leds, siete segmentos y botones pulsadores. Mi problema es que entre los 9 tableros Alt...
1
respuesta

Propiedades de la interfaz de Avalon-ST de 10G MAC MegaFunction

Tengo una instancia de la 10G MAC MegaFunction que contiene una interfaz Avalon-ST. Al leer la especificación de Avalon-ST , veo que cada instancia de Avalon-ST tiene "propiedades de interfaz" "(ver tabla 5-2). Ahora el 10G MAC MegaFunctio...
0
respuestas

Probador de componentes analógicos pasivos de dos terminales utilizando la placa de desarrollo DE1-SoC

Me está costando entender este problema. Tengo que dibujar un diagrama de bloques de nivel 1 para este sistema. Realmente aprecio si alguien me puede ayudar. Soy nuevo en DE1-Soc. use la placa de desarrollo Intel DE1-SoC, circuitos personaliz...
1
respuesta

¿Cómo sabe FPGA que el archivo de configuración está presente en la memoria Flash durante el arranque?

¿Qué áreas de la memoria flash se escanean durante el inicio para asegurarse de que haya un archivo de configuración en la memoria flash externa?     
1
respuesta

register enable line use en el bloque 'case' (síntesis de verilog para altera cpld)

Tengo lo siguiente en un diseño de verilog dirigido a un CPLD altera (actualmente dirigido a EPM240, aunque el dispositivo de destino no está escrito en piedra): always @(posedge clk) if (we) begin case (rw_sel) 3'd0...
0
respuestas

MAX10 .pof archivo problema, quartus II y usb blaster

Después de una revisión de la placa MAX10. Al programar el MAX10 con .pof, la placa MAX10 no se inicia cuando se enciende o después de que se completa la programación de .pof. Sin embargo, el funcionamiento normal se logra al programar .sof....