Estoy intentando conectar la placa Altera Stratix 4 con mi PC en la cual Quartus 11.0 está instalado. Pero mi PC no está detectando la conexión USB JTAG desde la placa.
Lo que supongo es que este problema se debe a que los controladores no so...
Considere un transmisor CDMA que use DSSS que esté en movimiento con respecto al receptor (satélite). Supongamos que el código PN está sincronizado con un chip, es decir, que la adquisición se ha completado. ¿Cómo se implementa el seguimiento de...
En mi experiencia, algunas señales desaparecen de los posibles nodos de SignalTap debido a la optimización.
Quería crear alias para varias señales e intenté usar noprune para que estén disponibles en SignalTap, pero no las vi en ninguna categ...
Durante mi diseño de PCB actual con Altera FPGA, me di cuenta de que los dispositivos Altera EPCS deben usarse para la configuración de FPGA. Después de una investigación adicional, me di cuenta de que el mismo trabajo también puede ser realizad...
Mi pregunta no está en ' cómo puede ' sino en ' si puede '. Así que creo que las personas con suficiente experiencia en cualquier familia de FPGA podrían ayudarme aquí.
Declaración de problema : necesito modelar un sistema de control muy bás...
Actualmente, estoy trabajando en el diseño de módulos basado en Broadwell-DE.
En este circuito, hay un FPGA (p / n: 10M02SCU169C8G)
Por favor, consulte la guía de usuario de configuración añadida. (ref pág. 14)
enlace
Entonces hay un pin...
Actualmente estoy diseñando un procesador en un Altera DE0 Nano y descubrí que el consumo de energía de mi diseño se puede calcular con esta ecuación:
P = C * V ^ 2 * (a * f)
donde P es el consumo de energía / seg, C es la capacitancia, V es...
Actualmente estoy intentando implementar un módulo simple SPI Master en Verilog utilizando Quartus Prime Lite V15.1.0 Build 185 para compilación y Simulation Waveform Editor como mi herramienta de simulación. El módulo ha sido diseñado para func...
Xilinx ofrece un analizador lógico integrado (ILA) / llamado ChipScope. El Quartus II de Altera incluye SignalTap, una solución equivalente.
Como usuario avanzado \ $ ^ 1 \ $, estoy usando ChipScope como listas de redes precompiladas. Estos a...
Tengo una placa DE0 Altera con un Cyclone III FPGA de mi clase VHDL, y quiero aprender a usarla en un dispositivo independiente. En este momento tengo una Raspberry Pi y quería probar a usar esos dos juntos, pero el problema es que la forma en q...