Quartus / SignalTap: ¿Hay un equivalente a los ICON, VIO, ILA IP-Core de Xilinx en SignalTap de Altera?

1

Xilinx ofrece un analizador lógico integrado (ILA) / llamado ChipScope. El Quartus II de Altera incluye SignalTap, una solución equivalente.

Como usuario avanzado \ $ ^ 1 \ $, estoy usando ChipScope como listas de redes precompiladas. Estos archivos * .xco y * .ngc se generan a través de CoreGen y se incorporan en la jerarquía de diseño mediante instancias de entidad VHDL.

Me gustaría equipar un proyecto de ejemplo de Quartus II de la misma manera:

  1. configurar los núcleos del analizador
  2. compilarlos en una lista de red
  3. insértelos en el diseño y conecte los puertos del analizador a mi lista de señales observables
  4. proporcionar un archivo de configuración de SignalTap predeterminado

Pregunta:
¿Hay un equivalente a los ICON, VIO, ILA IP-Cores de Xilinx en el SignalTap de Altera?

Apéndice :

Aquí están los pasos de Xilinx en comparación con la lista:

  1. Configure un núcleo ILA en el generador CORE (= > * .xco file)
  2. Al guardar el archivo * .xco, se compila en una lista de redes (* .ngc, * .ncf, ...)
  3. Se proporciona un archivo de envoltorio * .vhdl, que se reemplaza por la lista de redes en el paso de traducción
  4. cada ILA proporciona un archivo * .cdc, que se puede importar al proyecto ChipScope para cargar los nombres de las señales

\ $ ^ 1 \ $ Los ILA precompilados ahorran tiempo de síntesis; se puede configurar con complejos disparadores cruzados; se puede utilizar con VIO (núcleos de entrada virtual).

    
pregunta Paebbels

1 respuesta

1

Sí, para la mayoría de ellos hay.

Puede instalar SignalTap en su diseño agregando un archivo .STP a su proyecto O implementando y configurando el bloque de SignalTap explícito en su diseño.

Para la primera opción (la más simple y no intrusiva), solo use la interfaz gráfica provista Para el segundo siga las instrucciones en este tema de ayuda. enlace Busque el elemento "Para usar el catálogo de IP para crear una instancia de SignalTap II"

Además de SignalTap (analizador lógico), puede encontrar otros IP de depuración útiles, como el editor de contenido de memoria, que le permite editar y leer los bloques de memoria incorporados en su diseño mientras su circuito está funcionando. Y hay algunas herramientas adicionales para administrar la integridad de la señal en las matrices con capacidad de tranceiver.

    
respondido por el Jairo Andres Velasco Romero

Lea otras preguntas en las etiquetas