Actualmente estoy intentando implementar un IP-Core en un Cyclone V 5CSEBA6U23I7 del sistema FPGA-HPS con Altera Quartus II y TimeQuest Analyzer.
El código Verilog pegado a continuación produce un problema de tiempo, es decir, la asignación...
Los FPGA contienen recursos lógicos y recursos de enrutamiento para vincularlos entre sí. Creo que, para un número dado de bloques lógicos que se están utilizando, habría un% de los recursos de enrutamiento que se utilizan que los vinculan. ¿Es...
Soy nuevo en Quartus y he estado intentando probar mi ALU de 32 bits en Quartus 13.1. Cuando intento la simulación funcional, obtengo una cadena de Zs. Los resultados para los componentes individuales, como el FullAdder, muestran los resul...
Necesito aprender y practicar VHDL, por lo que me gustaría comprar una pequeña placa de desarrollo FPGA. He encontrado una placa basada en un circuito MAX10 con el factor de forma exacto que necesito, pero he leído que este chip es un CPLD, no u...
Estoy ajustando un código vhdl y obtengo el siguiente error:
Error (10327): Error VHDL en myfile.vhd (87): no se puede determinar
definición de operador "" & "" - se encontraron 0 definiciones posibles
El código abreviado es:
p...
Estoy utilizando una placa DE0-Nano en mi proyecto. Tiene un chip FPGA Altera Cyclone IV E además de otros componentes como ADC, RAM, etc. Cuando se conecta a una fuente de alimentación USB, el DE0-Nano requiere alrededor de 5 V para funcionar....
He implementado algunos circuitos con Quartus en un Cyclone 5 FPGA. Esto se ha hecho para mi tesis de maestría. Tengo que justificar si el número de elementos lógicos utilizados por mi implementación es "esperado" o no. Durante la clase de mi su...
¿Hay alguna diferencia entre los dispositivos de configuración en serie de Altera y cualquier otra memoria flash SPI? Veo que Terasic usa S25FL256S en su placa de desarrollo en lugar de EPCQ256, así que me pregunto cómo el Quartus II confirmará...
Me gustaría cargar una imagen de fondo que actualmente tengo guardada como .bmp en la SDRAM del DE2-115. Luego me gustaría mostrar esta imagen de fondo en un monitor VGA (640x480). Luego dibujaré imágenes adicionales superpuestas a esta imagen d...
Estoy tratando de entender un comportamiento extraño (para mí) de un simple código VHDL. Me he dado cuenta de un código estúpido que funciona bien en ModelSim y no funciona en un FPGA real (Altera MAX 10).
Library IEEE;
use IEEE.std_logic_1164...