Terminación GPIO del ciclón V LVTTL

Question

Terminación GPIO del ciclón V LVTTL

#1 de Andy aka (3 votos)

0

En el esquema DE1-SoC (de Terasic), encontré resistencias de la serie de 47 ohmios conectadas a los GPIO, que están usando 3.3V VCCIO. La hoja de datos del ciclón V muestra que no se requiere terminación externa como se muestra en la imagen adjunta. ¿Qué ocurrirá si no usamos esos resistores, ya que encontré un documento para la interfaz del ciclón III y IV con 3.3 LVTTL y LVCMOS pero no encontré una guía de este tipo para el ciclón V?

fpga intel-fpga cyclone

pregunta ELEgeek

1 respuesta

Lea otras preguntas en las etiquetas fpga intel-fpga cyclone

Corriente de fuga del capacitor Encontrar voltajes en un circuito con fuente de corriente

score 3 · Answer 1

Encontré resistores de la serie de 47 ohmios conectados a los GPIO, que están usando 3.3V VCCIO

Hay dos razones que conozco para colocar los resistores de la serie en línea con los pines GPIO: -

En general, la familia de ciclones (que he usado) no perdona las señales que pueden exceder los 3.7 voltios y la resistencia limitadora de corriente casi siempre es una buena idea. He visto foros donde la gente de Altera los recomienda sobre la base de que el exceso y el timbre pueden superar el 3V7 y hacer que el dispositivo se enganche y posiblemente falle.
La segunda razón es cuando se controlan los datos: actúa como una resistencia de terminación en el extremo de envío de los datos y evita las reflexiones corruptas continuas cuando el extremo receptor está abierto.

Terminación GPIO del ciclón V LVTTL

Publicaciones recientes del blog

1 respuesta