Estoy tratando de conectar mi FPGA Cylone IV (CoreEP4CE6) con Raspberry Pi 3 para la comunicación a través de UART. El proceso (uart_rx) para recibir datos funciona bien, sin embargo, cuando coloco otro proceso (uart_tx) para transmitir datos, a...
Mis detalles de arquitectura
Implementación de FPGA
Formato pt flotante (IEEE 754)
Al menos 17 a 18 operaciones aritméticas (sumadores y multiplicadores) involucradas.
Actualmente, crea una instancia de las IP de punto flotante...
Estoy jugando con la conexión de varios dispositivos flash de configuración al Altera Cyclone 3. En particular, quiero reemplazar el EPCS16 (2MB) por W25Q128 (16MB), tanto por su tamaño como por su costo.
Parece que a Altera / Intel no le gus...
Actualmente estoy intentando abrir un archivo qsys existente con Nios 2 para poder editarlo. Sin embargo, el programa siempre se cerrará cada vez que hago Archivo - > abrir o Ctrl + O. Además, cada vez que intentaba guardar un sistema que aca...
Estoy simulando el núcleo IP de Soft LVDS como receptor al pasar un flujo de bits con los parámetros básicos de IP configurados de la siguiente manera:
Modo de fuente de alimentación: doble (para 10M50DAF484C7G)
Modo funcional: RX
Númer...
No puedo descubrir cómo implementar un ADPLL en un FPGA que puede tomar una entrada periódica arbitraria y bloquear su frecuencia (cierto rango finito está bien) y la fase. Una salida de onda cuadrada servirá.
Como primer paso, pensé en asumi...
Estoy usando el FPGA Intel estándar de DE-10. Estoy tratando de obtener un programa simple que haga parpadear un solo LED para ejecutarse cuando se arranca el FPGA. Desde mi entendimiento del manual, el proceso implica convertir mi archivo .sof...
Aquí está la estructura de directorios de un proyecto que he descargado:
Elproblemaesquecuandocompilorecibounmensajedeerrorfatalquedicequeelarchivodeencabezadoespecíficonoexiste.Porejemplo,enestemomentohay#include"fatfs.h" dentro de fatfs_disk_...
Estuve trabajando en eso durante los últimos cinco días y no sé qué pasó. Debo implementar un FIFO para enviar alguna información, adjunto el FIFO que utilizo. Como puede ver en el código, este FIFO utiliza tres procesos actualizar datos , pro...
Actualmente, he almacenado con éxito algunas muestras de audio de 16 bits, 48kHz usando bloques M9K. Todo es perfectamente funcional, incluida su reproducción. Mi único problema es que, a mi entender (podría ser incorrecto) no tengo más espacio...