Mis detalles de arquitectura
-
Implementación de FPGA
-
Formato pt flotante (IEEE 754)
-
Al menos 17 a 18 operaciones aritméticas (sumadores y multiplicadores) involucradas.
-
Actualmente, crea una instancia de las IP de punto flotante de los multiplicadores (ALTFP_MUL) y los sumadores (ALTFP_add_sub).
Me preguntaba si es posible ingresar estos multiplicadores y sumadores de pt flotante de la manera que puedo hacer para la implementación de pt fijo.
Por infer , me refiero directamente a escribir la ecuación, por ejemplo. y < = a * b; en lugar de escribir un texto detallado de asignación de puertos.
Yo uso VHDL. El diseño debe ser sintetizable.
PS:
En una implementación de punto fijo, fue fácil con algunos tipos de conversión y conversión de tipo de datos
por ejemplo, y < = firmado (a) * firmado (b);
Si es posible, me ayudará enormemente en el desarrollo y podría concentrarme más en la funcionalidad.