¿Puede alguien sugerir posibles razones por las que esto podría estar sucediendo? La compilación es exitosa. Hemos analizado el código. No se puede resolver ningún error lógico o de sintaxis (de lo contrario no se compilaría).
¿Puede alguien sugerir posibles razones por las que esto podría estar sucediendo? La compilación es exitosa. Hemos analizado el código. No se puede resolver ningún error lógico o de sintaxis (de lo contrario no se compilaría).
Mi apuesta es que no conectaste el IO central a los pines, por lo que el optimizador fue así:
"Hmmm ... hay todo un montón de código con entradas constantes, y ninguna de sus salidas se usa realmente".
En este caso, el optimizador ... optimiza. Se elimina el código no utilizado. Las herramientas de síntesis son bastante buenas en esto, porque tienen que hacerlo.
Lea otras preguntas en las etiquetas vhdl quartus fft intel-fpga