Implementación de Gate BASYS Spartan 3E [cerrado]

-2

este es mi primer post aquí Soy nuevo en FPGAs. Me gustaría implementar una puerta NOT en la FPGA BASYS (Spartan3E-100). He estado mirando el tutorial AQUÍ para trabajar Mi camino hacia una síntesis. Deseo mantener todo a bordo, es decir, solo usar los LED y los interruptores de esta placa. ¿Cómo debo proceder?

Mis pensamientos / preguntas hasta ahora:

  • ¿Tengo que usar LD2-LD7 en el Banco 3 y no LD1, LD0?
  • ¿Qué significa LHCLK0, LHCLK1? ¿Por qué las etiquetas no corresponden a LD1, LD0? ¿La LHCLK me impide usar LD0, LD1 para la puerta?
  • Los interruptores de botón están conectados al Banco 2, pero los LED están en el Banco 3, ¿cómo conecto el interruptor al LED?

Le agradecería que alguien me indicara la dirección correcta.

Editar: Debería haber aclarado que me doy cuenta de que el tutorial NO es para mi tablero, pero todavía me gustaría implementar el no-gate en mi tablero.

    
pregunta Antillar Maximus

2 respuestas

1

¡Encuentra un tutorial diferente!

El tutorial que estás leyendo está escrito para una pizarra completamente diferente: está escrito para Mimas v2, de Numato Labs. Este tablero no tiene casi nada en común con los Basys, más allá de que ambos tienen FPGA Xilinx en ellos.

Algunos de los conceptos generales se alinearán, pero los detalles de qué pines usar serán completamente diferentes. Busque un tutorial escrito específicamente para la pizarra que está utilizando. (Esto puede ser difícil para una junta tan antigua; es posible que desee buscar cualquier material de enseñanza de la universidad que se haya escrito para los estudiantes que usan esta pizarra).

    
respondido por el duskwuff
0

Si tiene experiencia en programación, entonces probablemente los FPGA-s tendrán algunas sorpresas para usted. Sin embargo, asumo que sabes cómo usar ISE WebPack o cualquier entorno que uses en este momento.

Lo que necesita es un esquema para su tablero (probablemente entregado por Digilent). En segundo lugar, este es el conocimiento de los archivos de restricción. Estos archivos describen cómo se integrará su proyecto en la plataforma. Una de las cosas que describe es la señal - asignación de pines.

Aquí está el documento de Xilinx con respecto a las restricciones (podría ser antiguo). enlace La segunda cosa que busqué en Google en 2 minutos es enlace

Es Verilog, no VHDL, sin embargo, debería darle una descripción general o VHDL.

    
respondido por el phantomsword85

Lea otras preguntas en las etiquetas