Me he dado cuenta de que el retardo de tiempo a través de una celda combinatoria en un LE puede depender significativamente (hasta .1 ns en mi placa DE-0 Nano Cyclone IV) de la entrada, de la A a la D, a la que se asigna la entrada. Para este fin, estoy midiendo sistemáticamente los retrasos de tiempo a través de LE específicas y entradas específicas a esas LE. Sé que puedo restringir funciones combinatorias específicas a través del Editor de asignaciones, pero ¿hay alguna forma de restringir qué entrada se usa? En este momento, mi flujo de trabajo apesta: cambie las restricciones en el editor de Asignaciones, presione compilar, use la Orden de cambio de ingeniería en el planificador de chips para cambiar todas las máscaras y entradas de LUT, revise y compile, y luego cargue. ¿Hay alguna forma de deshacerse de la segunda compilación, de modo que la primera compilación haga lo que quiero?
(Para aquellos que se preguntan por qué me estoy molestando: mi circuito está desbloqueado y es sensible a los retrasos específicos de las LE utilizadas. Este es un proyecto de investigación de dinámica no lineal / teoría del caos. Por lo tanto, la sensibilidad es algo que quiero . Por lo tanto, necesito saber qué valores toma mi circuito experimental para analizarlo correctamente. Si TimeQuest y / o ModelSim proporcionan esa información, con mucho gusto evitaría experimentos monótonos. y la recopilación de datos, pero no veo cómo podrían saber nada acerca de los defectos de fabricación, la temperatura de silicio y el voltaje de suministro, etc.)