Deseo asegurarme de que los archivos de entrada estén marcados en el control de origen para que yo (u otros) puedan compilar, recrear, ramificar / modificar un diseño. Sin embargo, con PlanAhead, los mismos sufijos se utilizan para los archivos...
Estoy luchando con las piezas rotas y aleatorias de WebPack cuando se ejecuta en Linux. Entonces, estoy pensando que podría ser más fácil usar un compilador / simulador diferente.
¿Es posible usar algo diferente? Tenga en cuenta que todo lo q...
¿Existe alguna herramienta en Linux que convierta el código vhdl / verilog en un bloque esquemático equivalente?
Conozco las herramientas disponibles
* Sinplicidad
* Synopsys Design Compiler
* Altera Quartus II
* Xilinx ISE...
Quiero conectar un TFP401 de 3.3V a un FPGA spartan 6 LX45T de 2.5V. Parece que cada dispositivo es tolerante al voltaje del otro dispositivo:
TFP401:
DVDD Min: 3.0V Nom: 3.3V Max: 3.6V
Input voltag...
Estoy creando un SoC con mi propio soft-core, y quiero que la gente pueda reconstruirlo fácilmente utilizando las herramientas de línea de comandos de Xilinx webpack. Estoy usando el Wizard de coregen para crear un módulo de reloj, pero la salid...
Estoy utilizando una placa fpga spartan 3E-100 CP132 para mostrar una imagen plus básica en un monitor. He intentado usar 800x600 72 hz y 640x480 60 Hz, pero siempre obtengo líneas verticales distorsionadas. ¿Es porque el oscilador a bordo es de...
Estoy pensando en comprar un kit de inicio de FPGA, navegué por el sitio web de Xilinx y descubrí que la serie Spartan 3 era bastante económica: Spartan3AN, Spartan3A y Spartan3E. El Spartan 3AN parece ser un nuevo tablero.
¿Puede el Spartan...
Recibo una advertencia en bitgen como:
Este diseño está utilizando una o más RAM de bloque de 9k (RAMB8BWER). Los datos de RAM de 9k bloques, tanto definidos por el usuario como predeterminados requieren un formato de bit especial.
¿Es...
Xilinx ISE Design Suite brinda información sobre los recursos que utiliza un diseño en particular. Uno de los parámetros que se dan para medir los recursos estimados es el "Fanout promedio de redes sin reloj" (como se puede ver en la parte infer...
Según las hojas de datos del producto Xilinx FPGA, los números en la quinta línea como 4C o 5I representan el grado de velocidad y la temperatura. Tengo un XC3S400 con 4C grado de velocidad ( 4 = velocidad estándar, 5 = alto rendimiento)....