Me gustaría aprender más sobre los circuitos CPLD (porque son más baratos que los FPGA), pero estoy enfrentando un problema importante. No puedo encontrar ningún software simple y fácil de usar para programar y depurar CPLD.
El CPLD que tengo...
Tengo un proyecto donde puedo necesitar una memoria RAM de búsqueda de 128 KB. Tengo 1 puerto de escritura que escribe los valores de búsqueda al inicio de la aplicación. Tendré más de 2 puertos de lectura (asumo 4). No quiero replicar la memori...
Estoy tratando de entender lo que sucede con los resultados binarios después de crear same VHDL fuentes utilizando el último ISE de Xilinx. He escuchado información conflictiva sobre los archivos de bit / bin resultantes.
¿Es razonable la e...
He creado el siguiente módulo VHDL, que se utiliza como un contador arriba / abajo.
entity counter is
Port(clk : in STD_LOGIC;
count_clk : in STD_LOGIC;
reset : in STD_LOGIC;
count_up : in STD_LOGIC;
coun...
Hola, soy relativamente nuevo en verilog y necesito ayuda en parte de un proyecto en el que estoy trabajando. Necesito a alguien que me guíe sobre cómo leer los datos de un dispositivo analógico. Compré un sensor de temperatura analógico de spar...
¿Cuál es la forma correcta de inferir una RAM con algunas direcciones más altas no utilizadas (utilizando RAM de bloque)?
Al usar el código a continuación (valores predeterminados para genéricos, sintetizador Xilinx y mapa), obtengo una RAM del...
Estoy intentando hacer un código verilog para mi clase y encontré BUFGP. Después de investigar un poco, solo encontré que es un amortiguador para conducir relojes. ¿Alguien puede explicarme esto?
Por ejemplo, tengo la siguiente línea de código e...
Hace poco conseguí que Webpack me funcionara bien en mi sistema Linux ... pero intenté usar ISim para simular mis diseños y un problema me golpeó. Y por lo que puedo decir, este problema no es el problema de Xilinx, ya que no estoy usando un sis...
Se supone que esto es un seguimiento de mi pregunta anterior cómo obtener un diseño FPGA que definitivamente funcionará en hardware real . He progresado mucho desde que hice la pregunta anterior (gracias a los increíbles consejos y comentarios)...
Estoy trabajando con Artix 7 (xc7a15tftg256). Cuando el tiempo de ejecución de ejecución, muestra el siguiente mensaje de error:
[Place 30-574] Mala ubicación para enrutar entre un pin IO y BUFG. Si esta condición subóptima es aceptable pa...