¿Qué software puedo usar para la programación de CPLD?

Hay software de monstruos de diseño: Mentor Graphics, Synopsis y Cadence, pero su precio es de 6 cifras. No los he usado para FPGA, y no puedo confirmar si admiten la síntesis específicamente para este chip.

De todos modos, si conoce VHDL, puede obtener cualquier editor de VHDL (incluso un editor de texto simple) & Simulador, y después de que termine su diseño, simplemente ejecute la síntesis en 'software terrible', de modo que pasará muy poco tiempo en él.

Pero ninguno de estos va a ser simple, pequeño y fácil de usar.

Cuando elige un proveedor de lógica programable, está eligiendo efectivamente el software del proveedor. Estas cosas son demasiado complejas y propietarias para que haya versiones de código abierto (hasta ahora). La mayoría de las veces he usado Xilinx, pero he jugado un poco con el software Altera y Lattice, y el flujo de trabajo es prácticamente el mismo. Tienes que resignarte a la curva de aprendizaje inicial, independientemente de lo que elijas.

Le sugiero que vuelva a ISE 9.x, que tiene menos volumen que las versiones posteriores y seguirá funcionando con su CPLD. También puede considerar un flujo de trabajo basado en la línea de comandos, que no he probado yo mismo, lo que le permite prescindir de la GUI.

Necesitas ISE para lugar y ruta; esa parte del flujo siempre es específica del proveedor, incluso si utiliza otra herramienta de síntesis (como sugirió @BarsMonster).

Considere cambiar a CPLD de Altera. El software Altera Quartus II es mucho más fácil de usar que Xilinx WebPack, y los CPLD son mejores.