¿Cuál es el significado de la marca de grado de velocidad en los FPGA de Xilinx?

Navega tus respuestas
5

Según las hojas de datos del producto Xilinx FPGA, los números en la quinta línea como 4C o 5I representan el grado de velocidad y la temperatura. Tengo un XC3S400 con 4C grado de velocidad ( 4 = velocidad estándar, 5 = alto rendimiento).

Quiero saber qué significa exactamente grado de velocidad estándar . ¿Puedo relacionarlo con un ancho de banda específico? Por ejemplo, supongamos que quiero hacer un contador de alta velocidad y quiero usar la velocidad máxima posible conducida desde un oscilador de cristal a pines GCKx. ¿Puedo usar esta marca 4C como guía para la selección del oscilador de cristal?

    
pregunta Aug

3 respuestas

3

El grado de velocidad tiene que ver principalmente con la velocidad de conmutación del transistor especificada. Puede revisar la definición de grados de velocidad -MIN, -4 y -5 en appnote 312 , página 125 en adelante.

Esto determina la rapidez con la que puede ejecutar circuitos con reloj interno. No influirá en la elección de su oscilador de cristal, ya que utilizará un multiplicador PLL para generar el reloj del sistema real a partir de una frecuencia de cristal realista.

    
respondido por el user36129
3

La respuesta del usuario 36129 es bastante precisa, pero en muchos casos, especialmente en los FPGA de bajo costo, los dispositivos con el alto rendimiento son los que se extraen de cada lote después de que sean más rápidos que el "estándar" definido en la especificación del dispositivo. Diferentes compañías tienen diferentes maneras de hacer esto, pero creo que Xilinx prueba cada vez un solo dispositivo después de la producción y luego los clasifica según el rendimiento que muestran durante la prueba. Otras compañías realizan pruebas de muestra en cada oblea y si todas las muestras demostraron ser rápidas, marcan todos esos dispositivos en ese lote para obtener un alto rendimiento.

    
respondido por el FarhadA
1

Los grados de velocidad utilizados para correlacionar con un elemento medible (IIRC fue el retraso a través de una tabla de consulta, por lo que una parte -1 tuvo un retraso de 1 ns).

Eso comenzó a volverse loco por dos razones:

  • LUTs obtuvieron más rápido que 1 ns
  • El enrutamiento comenzó a desempeñar un papel mucho más importante en el rendimiento.
  • Este no es el único parámetro de rendimiento en el que está interesado, especialmente una vez que entran en juego las RAM de bloque, los multiplicadores y los elementos DSP, etc.

Así que los fabricantes decidieron simplemente elegir un esquema más arbitrario donde cada número representa un conjunto de parámetros de tiempo (que se pueden ver en la hoja de datos) y los números más grandes son más rápidos (y más caros :)

    
respondido por el Martin Thompson

Lea otras preguntas en las etiquetas

Tecnología de sensores precisa y de bajo costo para detectar objetos a distancias cortas (5 m) ¿Relación entre el ciclo delta y la programación de eventos en la simulación de verilog?