¿Existe alguna herramienta en Linux que convierta el código vhdl / verilog en un bloque esquemático equivalente?
Conozco las herramientas disponibles * Sinplicidad * Synopsys Design Compiler * Altera Quartus II * Xilinx ISE
Pero estos no son gratuitos.
El software gratuito Quartus II Web Edition puede hacer eso. Creo que el ISE gratuito de Xilinx también puede. Se ejecutan bajo Linux.
Eche un vistazo a las herramientas en enlace todo lo que hay de código abierto y gratuito (en su mayoría). Creo que XCircuit es el software que busca enlace . Yo mismo solo compruebo la funcionalidad (a través de la simulación) y verifico los resultados de la síntesis, por lo que nunca he probado XCircuit yo mismo.
Si desea seguir el flujo completo de EDA (compilar a PnR, quizás incluso más allá), lea enlace , en esa publicación Se mencionan todas las cosas requeridas.
Si no puede encontrar bibliotecas, busque las bibliotecas de OSU que son gratuitas y pueden admitir hasta 18 micrones (probé 25 micrones, así que no estoy seguro de 18).
Aparte de estos iverilog es un compilador realmente limpio. Y el navegador de código Emacs es un buen editor.
Espero que responda a tu pregunta.