Preguntas con etiqueta 'vhdl'

1
respuesta

FPGA a base de theremin, ¿es posible?

Recuerdo que hace un tiempo, vi algunos circuitos Theremins basados en Digital de la Universidad de Glasgow ... enlace ¿sería posible hacer un theremin utilizando un FPGA?     
1
respuesta

Creación de instancias de componentes en VHDL

Necesito ayuda con las instancias de componentes (mapas de puertos) en VHDL. Tengo un sumador completo de 16 bits que quiero importar en mi ALU, y debería activarse cuando el opcode se vuelva "000". En el siguiente código que tengo, Su...
1
respuesta

mecanismo de retardo VHDL

Tengo dificultades para entender cómo funciona el mecanismo de retardo (principalmente retardo de inercia: DESPUÉS) en VHDL. Comenzaré con esto: target <= waveform AFTER 3 NS; Mientras que waveform sea un pulso más largo que 3ns,...
1
respuesta

Cómo hacer un puerto de arnés válido al generar una hoja secundaria desde vhdl

Tengo un archivo VHDL (un bloque) con una gran cantidad de puertos diferentes que no se pueden combinar en un solo bus porque tienen nombres diferentes. Estas señales se conectarán aún más a diferentes partes del circuito. Quiero "crear el símbo...
3
respuestas

VHDL: Simulación de retardo para los componentes ISE UNISIM

He extraído la fuente VHDL de mi diseño de Xilinx ISE. Utiliza la biblioteca UNISIM para modelar tablas de consulta y flip-flops y otros componentes. Cuando simulo mi diseño VHDL (un circuito combinado) utilizando ModelSIM, no se muestran demor...
2
respuestas

Promedio móvil VHDL FSM

Estoy tratando de escribir un módulo de media móvil VHDL (ponderada uniformemente) que usa FSMD (ata). Por lo que entiendo, los estados necesarios serían algo así como buscar, dividir, producir. A continuación se muestra el proceso que escribí,...
1
respuesta

¿Qué significa "no se detectó una unidad de diseño en este archivo"?

Recibí este error y luego intenté agregar un archivo fuente. ¿Alguien puede decirme qué significa esto? ¿Qué debo hacer para corregirlo?     
1
respuesta

Generando un tren de pulsos deseado en el software Xilinx ISE

Necesito ayuda con VHDL y FPGA ya que soy nuevo en esto. Tengo un Virtex-4 FPGA y deseo generar un tren de pulsos binarios de 16 pulsos de FPGA utilizando la programación VHDL. Mi tren de pulsos deseado será como "1011100111000110" (ancho de...
1
respuesta

Resumen de diseño de Xilinx

Mi proyecto está terminado y Xilinx proporciona muchas estadísticas en el resumen, como: ¿Cómo evaluaré estos valores, qué puedo decir sobre ellos? ¿Qué significa qué? ¿Es este informe bueno o malo? ¿Con qué puedo comparar mis resultados?...
1
respuesta

Nuevo en VHDL, ¿Cómo empezar? [cerrado]

Soy completamente nuevo en este campo, aunque solía hacer programación en C ++ / Python y usar Ubuntu / Fedora. Soy estudiante de física experimental de partículas, más precisamente física de detectores. Acabo de empezar a aprender VHDL, pero no...