Estamos intentando diseñar un programa que agregue ruido a la señal sinusoidal. Hemos diseñado un código para generar una señal sinusoidal y hemos encontrado un código para generar ruido. Queremos unir los dos. Verifique si la fusión es correcta...
Estoy tratando de alimentar la onda del coseno del compilador DDS al multiplicador y multiplicar por otra onda del coseno. La salida del multiplicador luego se alimenta a un compilador CIC como se muestra a continuación.
Heconectadodirectamente...
Soy un desarrollador de software y me gustaría codificar para FPGAs. Antes de comprar un FPGA pensé que sería mejor obtener un simulador donde pudiera practicar mi HDL y ver si puedo entenderlo todo.
¿Cuál sería la mejor GUI para escribir VHD...
En este momento estoy tratando de hacer ingeniería inversa de algo que hice hace mucho tiempo pero nunca entendí por qué está funcionando tan lentamente.
Tengo una placa Zybo, con un chip Zynq 7010s, que tiene un procesador dual AX-A9 y un FP...
Escribí un código vhdl, que mostraría 4 dígitos en las pantallas de 7 segmentos de cpld. Utilicé una máquina de estados para seleccionar la pantalla, y con ... seleccionar instrucciones para seleccionar un conjunto de bits dados a la pantalla ac...
Necesito generar 500Hz desde la frecuencia de reloj de 50MHz. Ya lo tengo. Mi problema aquí es cómo se debe ajustar el código si quiero cambiar el ciclo de trabajo al 10%?
Gracias.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOG...
He escrito un módulo de memoria para una aplicación. Para abordar cada ubicación de la memoria, se utiliza un contador simple de 6 bits. He probado la mayoría de los componentes (incluido el contador) y parecen funcionar correctamente.
Por fa...
Estoy intentando simular un banco de pruebas en ModelSim, pero cuando ejecuto la simulación, nunca avanza en el tiempo. El delta tampoco aumenta.
¿Existen consejos útiles para la depuración en una situación como esta? Sospecho que el problema...
SOLUCIONADO Voy a dejar las preguntas, ver más abajo para la solución.
En un proyecto VHDL, quiero inicializar una matriz que tenga una cierta dimensión, y quiero que esta dimensión se derive de una función. Aquí hay una implementación mínima...
Quiero implementar la FFT de reducción de la frecuencia de retroalimentación (SDF) de un solo trayecto de Radix-2 con canalización en VHDL.
Estoy tratando de entender la arquitectura a continuación como se describe en este MIT OpenCourseWare Le...