Parece que no tiene conectividad entre su diseño VHDL y el símbolo de hoja creado manualmente.
El problema aquí suena como que VHDL no tiene "pines" de "arnés de señal" (puertos). Si bien puede tener un puerto que es de tipo compuesto (registro), todos sus elementos deben tener el mismo modo (entrada, salida, entrada). El tipo de matriz tiene el mismo nombre y modo.
Parece que Altium no tiene un mecanismo para asociar el diseño VHDL subyacente representado por un símbolo de hoja que creas con un pin de arnés de señal; no coincide con la declaración de entidad VHDL.
Puede superar esto usando el símbolo generado de Altium en una hoja secundaria representada por su nuevo símbolo con cualquier red conectada desde el símbolo generado por VHDL para señalar arneses, lo que también permite un cambio de nombre de las redes conectadas.
Esto representa un 'mapeo' del modelo VHDL subyacente representado por el símbolo generado de Altium a un nuevo símbolo con pasadores de arnés de señal.
En la época en que los editores de esquemas tenían representaciones textuales para sus esquemas y símbolos (o al menos podían importarlos), escribíamos herramientas para generar porciones de esquemas y símbolos que representaban este tipo de cosas, para guardar el trabajo manual.
addendum
Los formatos de archivo que utiliza Altium son Formato de archivo de documento compuesto de Microsoft , y parecen ser fácilmente elegibles para ingeniería inversa con acceso a las herramientas de Altium para crear archivos simples que se utilizan para correlacionar el tamaño y la precisión de la longitud (unidades). Debería ser posible generar información mediante programación, que es tan difícil de ingresar manualmente. No sería una tarea pequeña, pero parece manejable.
Hay muchos escollos potenciales, si recuerdo correctamente La geometría utilizada para los esquemas y los símbolos esquemáticos (heredados de Protel) es una precisión fija, que infiere un tamaño máximo de símbolo, sin mencionar el contorno del dibujo de la hoja. Es probable que tengas que dividir los símbolos FPGA realmente grandes en subelementos.
Recuerdo que en ViewDraw se rompen las reglas y se genera un formato de tabla, con cuadros de pines, cables cortos con nombres de señales, lo que esencialmente hace que los símbolos sean grandes equivalentes de las vistas de la lista de redes centradas en los componentes. Dudo que los formatos de Altium sean tan indulgentes.
También puede buscar formatos que Altium pueda importar. Las herramientas Allegro de Cadence tienen formatos sencillos de símbolos y listas de redes, aunque sospecho que Altium quiere importar archivos .brd por sí mismos.
Resulta que Altuim importa una gran cantidad de formatos de archivo de diseño extranjero, incluido el formato de archivo Brd de ASCII de Allegro (consulte Importando y exportando archivos de diseño ). En algún lugar donde tengo los Manuales de capacitación de Allegro que describen formatos de archivos, solía ser común como dije para manipular los archivos de diseño con otras herramientas.