Preguntas con etiqueta 'quartus-ii'

2
respuestas

¿Cómo implementar el filtro FIR para Altera DE2?

Entiendo que se prefiere un DSP en lugar de FPGA para un filtro FIR, pero mi tarea es implementar filtros de software de punto fijo y punto flotante (en C) para el Altera DE2. Apenas sé qué es un filtro FIR, por lo que debo aprender todo, pero p...
1
respuesta

Cómo crear Verilog o VHDL desde un diseño de Quartus

He hecho un diseño de Quartus a partir de primitivas lógicas para FPGA. Ahora me gustaría ver el Verilog o VHDL correspondiente si es posible. ¿Es eso posible con Quartus y, de ser así, cómo?     
2
respuestas

Acceso a Quartus II beta

Mi tarjeta FPGA (una tarjeta BittWare, hoja de datos disponible aquí ) viene con diseños de ejemplo que requiere Quartus II 14 (beta). No puedo encontrar dónde se pueden descargar las versiones beta de Quartus II desde el sitio web de Altera....
1
respuesta

El puerto del reloj y cualquier otro puerto de un registro no deben ser controlados por la misma fuente de señal

Recibo esta advertencia de Altera Design Assistant para lo siguiente: El puerto del reloj y cualquier otro puerto de un registro no deben ser controlados por el misma fuente de señal Advertencia crítica (308012): Nodo "App_Logic: inst1 | L...
1
respuesta

Errores de sintaxis de VHDL para el contador

Aquí está mi código para un contador n mod k en VHDL. Sigo recibiendo varios errores de sintaxis, pero parece que no puedo precisar exactamente lo que estoy haciendo mal. Cualquier ayuda sería apreciada. library ieee; use ieee.std_logic_...
1
respuesta

Cómo indicar al planificador de pin que no conecte una señal de IO

En mi diseño CycloneV, tengo un puerto GPIO de 64 bits, pero solo quiero conectar 40 pines en mi diseño. Si lo dejé desconectado, Quartus intentará colocarlo y generará un error porque no hay suficientes E / S. ¿Hay alguna forma de indicar...
2
respuestas

Verilog megawizard RAM no leído

Utilicé Quartus II Magawizard para solicitar una memoria RAM de dos puertos (una de lectura y una de escritura). Las direcciones son correctas pero la salida de datos es siempre z. ¿Puede alguien ayudarme con este problema? Me he quedado aquí po...
1
respuesta

¿Cómo restringir el ajustador para asignar señales a una entrada LE específica en Quartus II?

Me he dado cuenta de que el retardo de tiempo a través de una celda combinatoria en un LE puede depender significativamente (hasta .1 ns en mi placa DE-0 Nano Cyclone IV) de la entrada, de la A a la D, a la que se asigna la entrada. Para este fi...
2
respuestas

¿Hay alguna conexión entre el buffer circular, FIFO y el registro de desplazamiento?

Sé que el búfer circular y FIFO son similares, pero no entiendo la diferencia que causa el uso de diferentes términos. ¿Cómo se comparan estos dos con un registro de desplazamiento? ¿Cómo puedo saber si necesito usar un búfer circular o FIFO?...
1
respuesta

Escriba un código I2C para la arquitectura Cyclone 2

Realmente necesito la interfaz I2C de mi FPGA con algún dispositivo esclavo. Pensé que podría usar el códec de audio en mi FPGA como esclavo. He revisado algunos códigos de Internet para I2C. Pero no los consigo. Para iniciar una secuencia de...