Utilicé Quartus II Magawizard para solicitar una memoria RAM de dos puertos (una de lectura y una de escritura). Las direcciones son correctas pero la salida de datos es siempre z. ¿Puede alguien ayudarme con este problema? Me he quedado aquí por un día entero ...
Creación de una instancia y conecto la RAM de la siguiente manera:
RAM0 ra(
.clock(clk),
.rdaddress(raddr_a),
.wraddress(waddr_a),
.wren(we_a),
.q(q_a),
.data(data_a));
y modelim la memoria RAM:
Desde el cartel:
Finalmente (quizás temporalmente) resuelva este problema.
Consejos: Nuevo proyecto de modelsim en lugar de archivos vsim directamente. Mirar Todas las advertencias, ver si el ancho de puerto no coincide. No incluye El archivo _bb.v en la biblioteca de trabajo o obtendrá una salida de alta z. Agregue una biblioteca si usa src o magawizard de terceros.
¡Gracias a apalopohapa!
De los comentarios:
Todavía debería mostrarse al menos indefinido, no z. Obtienes alguna ¿Advertencias de compilación de Modelsim? - apalopohapa
Quartus también genera un archivo de caja negra (..._ bb.v), asegúrate de no simular ese. - apalopohapa
¡Problema resuelto! ¡Muchas gracias! Conecté el puerto de salida q a un puerto con diferente ancho ... ese es el problema. Yo debería ¡Nunca ignore ninguna advertencia! ¡Gracias! - SH1991
Finalmente (quizás temporalmente) resuelva este problema.
Consejos: Nuevo proyecto de modelim en lugar de archivos vsim directamente. Mire todas las advertencias, vea si el ancho de puerto no coincide. No incluya el archivo _bb.v en la biblioteca de trabajo o obtendrá un resultado de alta z. Agregue una biblioteca si utiliza src o magawizard de terceros.
¡Gracias a apalopohapa!
Lea otras preguntas en las etiquetas ram verilog quartus-ii