Entiendo que se prefiere un DSP en lugar de FPGA para un filtro FIR, pero mi tarea es implementar filtros de software de punto fijo y punto flotante (en C) para el Altera DE2. Apenas sé qué es un filtro FIR, por lo que debo aprender todo, pero puedo programar C y ensamblar, y conozco el hardware lo suficientemente bien como para programar interrupciones de hardware y estoy empezando a manejar la comunicación en serie.
¿Me puede dar algunos consejos sobre cómo aprender y comenzar a escribir el filtro FIR? La especificación es que
Las muestras se envían desde una fuente del dispositivo mediante una interfaz en serie (115200 bits / segundo, 1 bit de inicio, 8 bits de caracteres, sin bits de paridad, 1 parada bit) al puerto receptor de un UART que está conectado por el Avalon-bus con el núcleo Nios. El Nios-core ejecutará un programa que implementa un filtro FIR con los coeficientes
c0 c1 c2 c3
0.0299 0.4701 0.4701 0.0299
Las muestras de salida del filtro FIR se enviarán a través del transmisor puerto de la misma UART a otro receptor de dispositivo.
Creo que puedo resolver la parte de comunicación (mediante la interfaz UART y la masilla (?) con un cable serie a USB a la placa DE2) pero no estoy seguro de la implementación y el diseño reales del filtro. ¿Me puedes ayudar? Quiero ver los diseños de los filtros FIR para aprender a implementar uno.