EDICIÓN POSTERIOR:
1.
También he investigado visualmente el dispositivo Kintex7 después de la implementación (es decir, las interconexiones, etc.) y todo se ve bien, no hay conexiones que indiquen que las cosas no estarían bien (por supuest...
Estoy tratando de encontrar el consumo de energía de mi código vhdl. Voy a utilizar el estimador de potencia en xilinx 9.2. ¿Los resultados del análisis de potencia varían en xilinx 9.2 y xilinx 14.7 ??
¿También xilinx proporcionará resultado...
Tengo un netlist precompilado (creado por Xilinx ISE 14.7), que se importa a Vivado 2015.4 y se usa en síntesis para ensamblar mi diseño completo. Vivado informa de rutas sin restricciones para la lista de redes importada.
De acuerdo con la...
Estoy usando Vivado 15.2 en Linux con un FPGA Zynq. Mi diseño contiene un solo núcleo de Integrated Logic Analyzer (ILA) con algunas señales conectadas a él. Los trabajos de descarga encuentran y el administrador de hardware carga la vista del p...
En mi proyecto de electrónica digital necesito calcular el producto de punto de dos vectores a y b (256 longitudes de cada uno). Siguiendo el concepto básico, necesito calcular \ $ \ sum_ {k = 1} ^ {256} a_kb_k \ $. Cada elemento de los vect...
Xilinx ofrece un analizador lógico integrado (ILA) / llamado ChipScope. El Quartus II de Altera incluye SignalTap, una solución equivalente.
Como usuario avanzado \ $ ^ 1 \ $, estoy usando ChipScope como listas de redes precompiladas. Estos a...
Estoy intentando reenviar una señal de reloj global a un pin de salida. Estoy utilizando una placa de evaluación Spartan SP601, LX16CSG324. Consulte el final de este segmento de código. Estoy usando un oscilador diferencial de 200 V LVDS 200 MHz...
Estoy tratando de calcular la Transformada Rápida de Fourier (FFT) de 16 datos de entrada en paralelo y, por lo tanto, me gustaría recuperar 16 datos de salida en paralelo. El tamaño de transformación de mi proyecto es N = 16.
Más específicam...
Tengo un archivo UCF corto con el siguiente contenido:
## Fan Control
## =============================================================================
## Bank: 15
## VCCO: 1.8V (VCC1V8_FPGA)
## Location:...
A continuación se muestra el resumen de utilización del dispositivo para el diseño ( Zynq 7010 ) y el uso de Slice LUTs supera el número disponible. Anteriormente, era del 82% y ahora supera después de agregar un bloque de código de suma de comp...