Estoy intentando crear una IP usando Vivado HLS. Tengo muchos arreglos. He dado directivas para inferir BRAM, con mi matriz bram_arr como
#pragma HLS_RESOURCE variable=bram_arr core=RAM_1P_BRAM
set_directive_interface -mode bram "bram_init"...
Como principiante, estoy confundido con la configuración de la cadena de herramientas adecuada (todo el concepto es nuevo para mí). Mi objetivo es programar el ARM Cortex-A9 en la placa Zynq 7000 utilizando el SDK de Xilinx.
Para escribir el...
Actualmente estoy trabajando en el diseño de un filtro en VHDL para un proyecto basado en un FPGA. El filtro requeriría FFT y he escuchado acerca de la función CORDIC FFT pero nunca lo usé, así que no estoy seguro de lo preciso que será. Entonce...
Actualmente tengo una entidad 'sumador' con dos arquitecturas: (1) RippleCarryAdder (2) CarryLookAheadAdder.
Pongo todas las definiciones en un solo archivo VHDL de la siguiente manera:
entity adder is
generic (N: integer := 16);
Port ( C...
Estamos utilizando el FPGA Spartan-6 de Xilinx.
Los bancos VCCO de la FPGA están funcionando a 1.8V.
Tenemos un IC MIPI que genera datos en serie, pero a 2.7V.
Mirando las especificaciones para el FPGA, parece ser capaz de manejar hasta 4V, e...
Me gustaría hacer un MUXer que cambie entre 2 señales, digamos A y B. Las señales A y B también generan ambas interrupciones. El MUXer cuenta las interrupciones y, por ejemplo, después de n-interrupciones de A, la salida se convertirá en la de B...
Estoy usando un transceptor GTXE2 serie 7 de Xilinx configurado como SATA host PHY. Este transceptor está interactuando con un controlador SATA Host y un dispositivo SATA Gen1.
Durante la inicialización, puedo ver COMRESET, COMINIT y COMWAKE...
Estoy tratando de usar el Bloqueo de controlador de memoria en mi Xilinx Spartan 6 FPGA para configurar una interfaz con memoria LPDDR. Leí la Guía de usuario de MCB , y tengo bastante claro cómo funciona y cómo sería capaz de usarlo. Entonces,...
Estoy intentando hacer un reloj en un placa Basys2 pero No puedo encontrar en la documentación el pin para iluminar los dos puntos de la pantalla de 7 segmentos. ¿Dónde está?
Quería usar la operación de raíz cuadrada de la FPU (6.1) en el Logic Core IP de Xilinx. No sé qué latencia debo elegir. ¿Puede alguien ayudarme con eso?
Por defecto, elige la latencia máxima posible. ¿Por qué alguien querría elegir la latenc...