Estoy tratando de hacer un experimento para ver cómo los diferentes voltajes de suministro afectan la frecuencia del oscilador en anillo y la confiabilidad de las celdas SRAM. Tengo acceso a un par de tableros Xilinx Virtex-5, a saber, ML501, ML...
Quiero pasar algunos datos de mi verilog a mi núcleo de microblaze en ISE 14.7. Estaba haciendo una investigación y parecía que la FSL era la forma más fácil de hacerlo.
Lo que hice fue crear un periférico con una entrada de 32b y una salida...
Como dice el título, me gustaría conectar un controlador CAN SJA1000 a un FPGA Xilinx Spartan6.
El SJA1000 tiene una dirección compartida de 8 bits y un bus de datos con una señal de latch de dirección y luces estroboscópicas de lectura y esc...
Obtengo el siguiente resumen de tiempos de la síntesis:
Timing Summary:
---------------
Speed Grade: -1
Minimum period: 9.982ns (Maximum Frequency: 100.180MHz)
Minimum input arrival time before clock: 4.597ns
Maximum output require...
Soy un principiante en diseño digital y estoy aprendiendo cosas usando "Advanced Digital Design with the Verilog HDL" junto con una placa Spartan-6 LX9 de Xilinx. Hasta ahora he logrado parpadear algunos leds en el tablero comenzando con un ejem...
A todos, me preguntaba cómo deberían ser los parámetros del bloque divisor CORDIC para obtener los resultados adecuados.
En este ejemplo estoy tratando de obtener 0.1 / 0.2 = 0.5 pero no lo consigo y no sé por qué?
Por favor, ¿alguien sabe cómo...
He estado intentando aprender a usar el paquete web de ISE y el enlace que proporcionan en su documentación ( enlace página 11) apunta a enlace
En esa página no veo ningún archivo zip ni ningún archivo de tutorial excepto los archivos PDF....
Quiero un sistema con dos entradas, sel y in , y al menos dos salidas channel A y channel B . Aquí hay algunos pseudocódigos de lo que me gustaría implementar:
if sel == 1 {
channel_A = in;
float_pin(channel_B); /...
Estoy usando System Generator y me gustaría generar un archivo .bit para cargar en mi FPGA. ¿Alguien sabe cómo generar un archivo .bit con SG?
Gracias.
Por lo tanto, tengo un CPLD Xilinx CoolRunner II con el que estoy trabajando y que está hablando con periféricos con alimentación condicional. Estoy usando el CPLD como una especie de traductor de nivel lógico entre un microcontrolador y los per...