Como dice el título, me gustaría conectar un controlador CAN SJA1000 a un FPGA Xilinx Spartan6.
El SJA1000 tiene una dirección compartida de 8 bits y un bus de datos con una señal de latch de dirección y luces estroboscópicas de lectura y escritura separadas, o una señal de lectura / escritura y un estroboscópico de activación. (es decir, un total de 10 pines de interfaz).
El núcleo de la interfaz de EMC estándar para el Spartan6 solo parece admitir direcciones y buses de datos separados, por lo que puedo decir.
Probablemente podría escribir algo manualmente que implemente la interfaz, pero antes de reinventar la rueda, quería preguntarle sobre eso. La interfaz con este tipo de bus parece que debería ser bastante común después de todo.
Entonces, ¿hay alguna manera de configurar uno de los núcleos Xilinx estándar para que sirva como interfaz para este tipo de dispositivo / bus? ¿O hay alguna otra solución sencilla disponible?