Quería usar la operación de raíz cuadrada de la FPU (6.1) en el Logic Core IP de Xilinx. No sé qué latencia debo elegir. ¿Puede alguien ayudarme con eso?
Por defecto, elige la latencia máxima posible. ¿Por qué alguien querría elegir la latencia máxima posible?
Lo usaré en un Xilinx Virtex-6
Una latencia más alta generalmente hace que la lógica sea más pequeña, ya que permite enfoques iterativos para calcular la raíz cuadrada.
En general, elija la latencia más alta con la que pueda lidiar su proceso, el punto flotante de latencia baja es Caro en términos de área y velocidad (el punto flotante de latencia alta es solo 'e' pequeño.
Evite la FP si es posible, la mayoría de los FPGA modernos tienen un gran número de multiplicadores enteros de hardware bastante amplios que pueden hacer el punto fijo muy bien, el punto flotante no tanto.