Estoy tratando de usar el Bloqueo de controlador de memoria en mi Xilinx Spartan 6 FPGA para configurar una interfaz con memoria LPDDR. Leí la Guía de usuario de MCB , y tengo bastante claro cómo funciona y cómo sería capaz de usarlo. Entonces, generé un controlador mcb usando el generador Xilinx Core (usando la herramienta MIG), pero ahora estoy atascado.
En la Spartan-6 FPGA Memory Interface solutions guía del usuario (UG41) hay una referencia constante a generador de tráfico . Estoy tratando de entender lo que es (este es un término que escucho por primera vez), pero sin suerte.
Después de 2 horas de googlear, la respuesta más cercana que obtuve fue en este enlace . Después de muchas adivinanzas, creo que el generador de tráfico es una interfaz entre el controlador de memoria y la lógica del usuario, que define cómo se supone que se intercambiarán los datos. Pero luego surge más preguntas:
- ¿Qué define exactamente?
- ¿Cómo defino uno por mi cuenta?
- ¿Es necesario para interactuar con el controlador de memoria?
En la guía del usuario, se da muy poco sobre el generador de tráfico y no puedo encontrar ninguna respuesta. Cualquier ayuda es apreciada.