Preguntas con etiqueta 'timing-analysis'

1
respuesta

Diagrama de tiempo SPI y ADC

Estoy trabajando con ADC 11040K con 1 kHz (1 / 1kHz = 1 ms tiempo de conversión ) frecuencia de muestreo. Estoy confundido con el diagrama de tiempo de su conversión de datos. Como puedes ver la imagen, ¿qué duración es igual a 1 ms? DeltaT_1...
2
respuestas

¿Cuál es el tiempo muerto entre las dos salidas siguientes en el contador CD4017?

Me gustaría averiguar el tiempo muerto entre salidas posteriores en un contador de cd4017 configurado en modo astable. Lamentablemente, no tengo un alcance para ejecutar un experimento.     
1
respuesta

consumo de energía del bus de datos

En un diseño que tengo, estoy usando un arb de memoria (recibiendo solicitudes de mem de dos maestros) ¿Cuáles son las ventajas y desventajas de cada uno de los siguientes: use un mux para leer los datos de cada maestro, de modo que si la m...
2
respuestas

Sugerencias de cierre de tiempo

Tengo un diseño de FPGA (no escribí una sola línea de código de fuentes) y tengo que agregar un módulo (en el diseño hay un bus de Wishbone donde es posible vincular otras interfaces de wishbone). Los módulos vinculados al bus son UART y "UARTS...
1
respuesta

pregunta de convertidor analógico a digital

¿Cuál es la frecuencia de entrada máxima que se puede aplicar a un convertidor analógico a digital de integración de doble pendiente? ¿Es \ $ f_ {clk} / 2 ^ {n + 1} \ $? o \ $ f_ {clk} / 2 ^ n \ $? ¿Y el tiempo requerido para convertir una se...
1
respuesta

Pregunta sobre el análisis de tiempo

Hola, Este es un problema de tiempo de espera de configuración que aparece en uno de los libros de diseños digitales que estoy usando. En la figura (perdón por el dibujo deficiente), se muestra un esquema del circuito y tenemos que averig...
1
respuesta

¿Por qué el tiempo de simulación de una lista de redes sintetizada depende del período de reloj en el que está restringido?

Tengo un diseño que luego de la síntesis en el reloj 500 picosegundos en dc_shell toma aproximadamente 2 minutos ejecutar la lista de redes sintetizada contra el banco de pruebas. El netlist sintetizado funcionó como se esperaba. Después de e...
1
respuesta

Configuración y tiempo de espera: un método general para determinar si un bloque satisface las restricciones

¿Cómo determinar si se cumplen las restricciones de tiempo de configuración y retención en un bloque digital? Me encontré con una pregunta sobre el mismo, y sería muy útil saber una forma general de determinar el mismo.     
0
respuestas

¿Cómo definir restricciones de SDC para dos dominios de reloj alimentados por una sola fuente?

Aquí hay una versión simplificada de mi problema. Tengo dos conjuntos de registros como se muestra. Son operados en diferentes momentos y no hay camino entre ellos. Son cronometrados por un solo puerto de reloj. El conjunto de registros rojos so...
1
respuesta

EEPROM 25LC1024 problema con la placa OLIMEX PIC32MX

Estoy intentando leer el registro de estado de la EEPROM siguiendo las instrucciones de esta Nota de aplicación. Quería tener la opinión de la comunidad sobre las señales que estoy recibiendo. No me parecen normales. enlace Diagrama de c...