Estaba intentando depurar una secuencia de comandos escrita para síntesis utilizando el horario central de Synopsys.
¿Puede alguien explicarme cuál es la función de set_dont_touch_network ?
Tengo estas 2 declaraciones:
set_don...
Descripción del problema
Estoy tratando de descubrir la forma "correcta" de restringir (en formato .xdc - esto es en Vivado) un reloj sincronizado de fuente reenviado que se genera (por división) del reloj del sistema y se realiza un muestr...
¿Cuál es la mejor práctica o método para sincronizar la entrada y salida de estímulos con un bloque lógico secuencial en VHDL?
Actualmente estoy ejecutando solo simulaciones de comportamiento, pero quiero asegurarme de que mi banco de pruebas...
Tengo un controlador DDR implementado en un FPGA usando Altera / Intel / Quartus, y estoy tratando de hacer que las restricciones sean correctas para el pin bidireccional DQS. Este pin es un pin estroboscópico de datos que el dispositivo DDR con...
Tengo un diseño FPGA que usa 2 relojes externos (INCLK y TXCLK) de un ADC para bloquear los datos que también provienen de un ADC (TXOUT) y un reloj del sistema.
Un INCLK TXCLK y clk_sys definidos como relojes primarios en el editor de restri...
Estoy transformando el diseño de un controlador de retroalimentación (controlador PI) que ya estaba en Simulink, a FPGA usando Xilinx System Generator. El principal problema de diseño que estoy enfrentando es el tiempo de holgura negativo. Estoy...
Estoy desarrollando un bloque de canalización para su inclusión en un ASIC. Quiero decidir entre diseñar el bloque como Mealy machine o como Máquina más .
¿Esta opción tiene implicaciones para cierre de tiempo ?
No hay respuesta aquí:...
Estoy intentando muestrear una señal asíncrona en múltiples dominios de reloj. No me importa demasiado el retardo absoluto desde la fuente de la señal asíncrona hasta los FF de muestreo, pero quiero restringir cada uno de los caminos para que te...
¿Cómo podemos comparar dos diseños diferentes que realizan la misma tarea (por ejemplo, el procesamiento de una imagen de 256x256) y ambos implementados en diferentes FPGA, en términos de tiempo de procesamiento (segundos)?
Por ejemplo, uno d...
Estoy trabajando en el protocolo FSMC del microcontrolador STM32. La fórmula para calcular el tiempo FSMC es la siguiente, pero me cuesta entenderlo. De la nota de la aplicación ST
¿Puede alguien caminar a través de la derivación de los va...